[发明专利]用于半导体器件的钝化层有效

申请号：	201210020667.9	申请日：	2012-01-20
公开（公告）号：	CN102651346A	公开（公告）日：	2012-08-29
发明（设计）人：	刘人豪;倪其聪;林晓因;林崇民	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L23/00	分类号：	H01L23/00;H01L21/314
代理公司：	北京德恒律师事务所 11306	代理人：	陆鑫;房岭梅
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	用于半导体器件钝化
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本披露总体涉及半导体器件，更特别地，涉及形成用于半导体器件的钝化层的结构和方法。

背景技术

在典型集成电路(IC)形成工艺中，在完成金属化之后，形成一个钝化层或多个钝化层来保护内部半导体器件。钝化层通常通过沉积氧化层和氮化层来形成。在一些实例中，通过执行等离子体增强化学汽相沉积(PECVD)来形成氧化层和氮化层。

然而，传统钝化层具有多个缺点。由于半导体器件的高集成趋势，金属化层之间的距离减小。由于它们的阶梯覆盖的部件，导致PECVD氧化层和PECVD氮化层不能充分地填充金属化层之间的间隙中，从而形成空隙。空隙将减弱对下层半导体器件的机械保护。一些污染物或湿气可能穿过半导体器件。而且，半导体器件的电子性能将负面地受到影响。从而，整个组件的故障率可能增加。

从而，需要用于制造钝化层的改进结构和方法。

发明内容

根据本发明的一个方面，提供一种半导体器件，包括：多个金属化层，包括最顶层金属化层，所述最顶层金属化层具有被一间隙隔开的两个金属部件，每个金属部件均具有厚度T1；以及复合钝化层，包括在氮化层之下的高密度等离子体(HDP)化学汽相沉积(CVD)氧化层，所述复合钝化层设置在所述金属部件之上并且部分填充所述间隙，其中，所述复合钝化层具有厚度T2，所述厚度T2约为所述厚度T1的20％至50％。

优选地，所述HDP CVD氧化层在至少一个所述金属部件之上形成倾斜屋顶结构。

优选地，所述HDP CVD氧化层直接设置在所述金属部件和所述间隙上。

优选地，所述氮化层共形地设置在所述HDP CVD氧化层之上。

优选地，该半导体器件进一步包括：设置在所述HDP CVD氧化层之上和所述氮化层之下的等离子体增强氧化层(PEOX)。

优选地，所述金属部件包括铝。

优选地，所述间隙的纵横比约为1.5至2。

优选地，该半导体器件进一步包括：延伸通过所述复合钝化层并且直接设置在至少一个所述金属部件上的UBM层，以及设置在所述UBM层上的导电柱。

优选地，所述厚度T1约为3μm至6μm。

优选地，所述HDP CVD氧化层具有厚度T3，所述氮化层具有厚度T4，并且所述厚度T3基本大于所述厚度T4。

根据本发明的另一方面，提供一种方法，包括：提供包括最顶层金属化层的多个金属化层，所述最顶层金属化层具有被一间隔隔开的两个金属部件，每个金属部件均具有厚度T1；通过进行高密度等离子体(HDP)化学汽相沉积来沉积氧化层，所述氧化层覆盖所述金属部件并且部分填充所述间隙；以及在所述氧化层上沉积氮化物，从而形成包括所述氧化层和所述氮化层的复合钝化层，其中，所述复合钝化层部分填充所述间隙并且具有厚度T2，所述厚度T2约为所述厚度T1的20％至50％。

优选地，所述氧化层在每个所述金属部件之上形成倾斜屋顶结构。

优选地，所述氧化层直接沉积在所述金属部件和所述间隙上。

优选地，所述氮化层共形地沉积在所述氧化层之上。

优选地，该方法进一步包括：在沉积所述氧化层之后和在沉积所述氮化层之前，沉积等离子体增强氧化层(PEOX)。

优选地，所述金属部件包括铝。

优选地，所述间隙的纵横比约为1.5至2。

优选地，该方法进一步包括：形成延伸通过所述复合钝化层并且直接与所述两个金属部件之一接触的UBM层，以及在所述UBM层上形成导电柱。

优选地，所述厚度T1约为3μm至6μm。

优选地，所述氧化层具有厚度T3，所述氮化层具有厚度T4，并且所述厚度T3基本大于所述厚度T4。

附图说明

将参考附图描述典型实施例。应该明白，附图是示意性的，从而不按照比例绘制。

图1是根据本披露的一些实施例的制造具有钝化层的半导体器件的方法的流程图。