[发明专利]用于氮化镓增强型晶体管的低栅极-泄漏结构和方法

说明书

本申请要求于2011年1月31日提交的名为“A LOW GATE-LEAKAGE STRUCTURE AND METHOD FOR GALLIUM NITRIDE ENHANCEMENT MODE TRANSISTOR(用于氮化镓增强型晶体管的低栅极-泄漏结构和方法)”的美国临时专利申请序列号No.61/437,811，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体技术，更具体地说，涉及用于氮化镓增强型晶体管的低栅极-泄漏结构和方法。

背景技术

在半导体技术中，由于其特征，氮化镓(GaN)被用于形成多种集成电路器件，诸如，高功率场效应晶体管、高频晶体管、或高电子迁移率晶体管(HEMT)。在一个实例中，GaN增强型晶体管形成在集成电路中。当没有偏压应用至相应栅极时，增强型晶体管正常关闭。在传统GaN增强型晶体管中，栅极结构被设计成具有形成在有源区上的p型掺杂保护层(例如，参见美国专利申请公开No.2010/0258842)。然后，金属层形成在p型掺杂保护层上并且被设计用于电压偏置。然而，当晶体管接通时，增强型晶体管中的该栅极结构经受大栅极泄漏。大栅极泄漏将限制晶体管的性能和安全操作范围。从而，需要用于具有减少的栅极泄漏以解决以上问题的GaN增强型晶体管的结构以及制造其的方法。

发明内容

根据本发明的一个方面，提供一种半导体结构，包括：基板上的氮化镓(GaN)层；设置在GaN层上的氮化铝镓(AlGaN)层；以及设置在AlGaN层上的栅叠层，其中，所述栅叠层包括：III-V化合物n型掺杂层；III-V化合物p型掺杂层，邻近所述III-V化合物n型掺杂层；以及金属层，形成在所述III-V化合物p型掺杂层和所述III-V化合物n型掺杂层之上。

优选地，所述栅叠层进一步包括：介电层，在所述金属层之下并且覆盖在所述III-V化合物n型掺杂层和所述III-V化合物p型掺杂层上。

优选地，所述栅叠层进一步包括：介电层，在所述金属层、所述III-V化合物n型掺杂层、以及所述III-V化合物p型掺杂层之下。

优选地，该半导体结构进一步包括另一III-V化合物掺杂层。

优选地，所述III-V化合物n型掺杂层包括n型GaN层，并且所述III-V化合物p型掺杂层包括p型GaN层。

优选地，所述III-V化合物n型掺杂层掺杂有选自由硅和氧构成的组中的杂质。

优选地，所述III-V化合物p型掺杂层掺杂有选自由镁、钙、锌、铍、和碳构成的组中的杂质。

优选地，所述III-V化合物p型掺杂层和所述III-V化合物n型掺杂层中的每个均具有在约1纳米和约100纳米之间范围内的厚度。

优选地，所述GaN层不掺杂或者非故意掺杂。

优选地，该半导体结构进一步包括：源极和漏极部件，配置有所述GaN层、所述AlGaN层、以及栅叠层，以形成增强型晶体管。

根据本发明的另一方面，提供一种增强型晶体管，包括：基板上的第一III-V化合物层；第二III-V化合物层，直接在所述第一III-V化合物层上并且成分与所述第一III-V化合物层不同；以及栅叠层，在所述第二III-V化合物层上，所述栅叠层包括被配置为二极管的n型掺杂III-V化合物层和p型掺杂III-V化合物层对。

优选地，所述基板包括蓝宝石基板、硅基板、以及碳化硅基板中的一个；所述第一III-V化合物层包括氮化镓(GaN)层；以及所述第二III-V化合物层包括氮化铝镓(AlGaN)层。

优选地，所述栅叠层进一步包括：金属层，设置在所述n型掺杂III-V化合物层和p型掺杂III-V化合物层对上；所述n型掺杂III-V化合物层包括n型掺杂GaN层；以及所述p型掺杂III-V化合物层包括p型掺杂GaN层。

优选地，所述金属层通过进行热退火处理，具有与所述n型掺杂III-V化合物层和p-型掺杂III-V化合物层对的欧姆接触。

优选地，所述栅叠层进一步包括：在所述金属层和所述n型掺杂III-V化合物层和p型掺杂III-V化合物层对之间的绝缘材料层。

优选地，所述栅叠层进一步包括：在所述第二III-V化合物层和所述n型掺杂III-V化合物层和p型掺杂III-V化合物层对之间的绝缘材料层。

优选地，该增强型晶体管进一步包括：氮化铝(AlN)层，介于所述第一III-V化合物层和第二III-V化合物层之间。