[发明专利]用于列并行单斜率ADC的具有动态偏置的级联比较器

说明书

技术领域

本发明的一些实施例总体而言涉及比较器，更具体而言涉及一种用于列并行单斜率ADC的具有动态偏置的级联比较器(cascoded comparator)。

背景技术

随着计算机和处理器变得越来越功能强大，在数字领域要完成越来越多的信号处理。数字信号处理可以执行复杂的操作以将输入数据处理得接近真实世界的模拟信号，并且可以实时地执行操作或者可以储存数字数据以供将来处理。由于真实世界的信号以模拟信号存在，因此需要将这些模拟信号转换成等效的数字信号。

模数转换器(ADC)被用于许多应用场合，诸如，例如转换工业应用中的模拟控制信号、音乐中的音频信号、数码相机中的摄影图像、和数码摄影机中的视频图像。对于大多数的电路，存在许多不同类型的ADC，其中对于不同的限制条件作出不同的折中。其中的一些ADC，诸如“快闪”ADC，在电路和布图空间方面相对较为昂贵，因此，由于每增加额外的比特就需要将比较器的数目加倍，因而在分辨率方面有限制，但是在转换速度方面非常快。另外一些ADC，诸如倾斜ADC，能够非常简单，但是转换时间慢。而且随着分辨率数增大，转换时间将会增加。

因此，具体应用需要考虑各种限制且确定最能服务于其目的最佳设计。然而，即使选择具体的设计，并且可能对其进行改进以改善其设计，仍会出现需要克服的一些挑战。

对于高分辨率和高速度成像，列并行ADC结构已成为CMOS图像传感器中最广泛使用的ADC。实现CMOS图像传感器的良好性能的一个主要挑战就是降低噪声或其他信号偏移对被转换的数字数据的影响。

利用列并行单斜率ADC，所有的比较器都与共同的倾斜信号连接。如果图像中存在较大的一致区域，则许多比较器可以具有相同的像素值。相应地，许多比较器可以在输入倾斜信号达到像素电压时同时触发。触发的比较器的输出可以耦合到输入倾斜信号且产生可以影响该行的其它像素的转换的故障信号(glitch)。

一种消除这种耦合的方法是将晶体管级联成比较器差分对。利用级联晶体管，当比较器的输出触发时，级联晶体管将输入晶体管的漏极电压钳位，使得没有开关信号来耦合输入倾斜信号。对比较器输入电路增加级联的问题在于，输入信号不是恒定的且具有较宽的满度范围。因此，难以选择最佳的级联偏置电压。

通过将这些系统与参照附图的本申请其余部分所指出的本发明的一些方面相比较，现有和传统方法的另外的局限和不足对于本领域技术人员而言将变得明显。

发明内容

本发明的一些实施例提供了一种用于列并行单斜率ADC的具有动态偏置的级联比较器。本发明的方面可以包括经由各个第一输入晶体管和第二输入晶体管接收第一输入信号和第二输入信号。由级联偏置发生器所产生的偏置信号可以跟踪第一输入信号，其中所述偏置信号相对于第一输入信号具有固定的偏移。偏置信号可以施加到第一级联晶体管和第二级联晶体管，所述第一级联晶体管和所述第二级联晶体管可以分别级联到第一输入晶体管和第二输入晶体管。

第一输入信号是向下倾斜电压信号，而第二输入信号是采样的像素电压。输出信号可以取决于第一输入信号的电压电平与第二输入信号的电压电平的比较。

本发明的一个实施例是针对一种用于列并行单斜率ADC的具有动态偏置的级联比较器，其中比较器具有单端输出，所述级联比较器可以包括第一PMOS晶体管，第一PMOS晶体管具有与正电压源耦接的源极端子，且第一PMOS晶体管的漏极端子与第二PMOS晶体管的源极端子和第三PMOS晶体管的源极端子耦接。第四PMOS晶体管可以具有与第二PMOS晶体管的漏极端子耦接的源极端子，第五PMOS晶体管可以具有与第三PMOS晶体管的漏极端子耦接的源极端子。

第一NMOS晶体管可以具有与第四PMOS晶体管的漏极端子耦接的漏极端子，第二NMOS晶体管可以具有与第五PMOS晶体管的漏极端子、第一NMOS晶体管的栅极、第二NMOS晶体管的栅极耦接的漏极端子。第一NMOS晶体管的源极端子和第二NMOS晶体管的源极端子可以与地耦接。

具有输出端子的级联偏置发生器可以与第四PMOS晶体管的栅极、以及第五PMOS晶体管的栅极耦接。级联偏置发生器的输入端子可以接收第一输入倾斜信号。