[发明专利]一种集成电路封装及其组装方法

说明书

技术领域

本发明涉及集成电路封装。

背景技术

通常使用可以贴在电路板的封装将集成电路(IC)芯片或晶片与其他电路连接。一种这样类型的IC晶片封装(IC die package)是球栅阵列(BGA)封装。BGA封装比许多其他如今可获得的封装解决方案提供更小的脚印底面积。一种类型的BGA封装含有一个或多个贴在封装基底的第一表面的IC晶片，并且含有一系列位于封装基底的第二表面的焊球垫。焊球贴在焊球垫上。焊球回流以使封装贴在电路板上。

一种先进类型的BGA封装是晶圆级BGA封装。晶圆级BGA封装在业界有几个名字，包括晶圆片级芯片规模封装(WLCSP)等等。在晶圆级BGA封装中，当IC晶片还没有从其晶圆制造独立出来(singulate)时，焊球直接贴装在IC晶片上。这样，晶圆级BGA封装不包括封装基底。因此，相对包括传统BGA封装的其他IC封装类型，晶圆级BGA封装可以制造得很小，具有高脚位(high pin out)。

对于用于晶圆级BGA封装的IC晶片，通常直接在晶片上形成布线。布线在晶片的表面形成，以按布线将晶片衬垫的信号发送至焊球贴在晶片上的位置。扇入布线和扇出布线是可在晶片上形成的两种不同类型的布线方式。扇入布线是一类仅在每个半导体晶片的区域之内形成的布线。扇出布线是一类在半导体晶片的区域之外延伸(扩展到包围晶片的材料)的布线。

这样，扇出布线在较晶片区域更大的区域内传递IC晶片的信号，从而为产生的集成电路封装提供额外的互连(例如，焊球)空间。然而，形成晶圆级封装的传统技术由于使用扇出布线比较昂贵，且使用较多的组装步骤。这样，需要使能制造芯片规模封装的集成电路封装的组装技术，且该技术不昂贵并使用更少的处理步骤。

发明内容

本发明描述了通过将集成电路晶片贴装到半导体基底来形成集成电路封装的方法、系统和装置，该半导体基底具有多层布线和通过半导体基底的通孔(vias)，结合至少一幅附图进行了详细描述，并在权利要求中得到了更完整的阐述。

根据本发明的一个方面，提供一种方法，所述方法包括：

在第一半导体晶圆的多个半导体基底区域中形成穿过所述第一半导体晶圆的多个通孔；

将多个从第二半导体晶圆独立出来的晶片贴在所述第一半导体晶圆的表面；

在所述第一半导体晶圆的所述表面对所述晶片进行封装；及

将所述第一半导体晶圆独立出来以分离多个半导体区域，以形成多个集成电路封装，每个集成电路封装包括至少一个所述晶片和与基底区域相对应的基底，每个基底包括扇出布线。

优选地，所述第一半导体晶圆为硅晶圆，所述通孔为硅穿孔。

优选地，所述方法还包括：

在所述独立之前，测试所述第一半导体晶圆中的所述基底区域，以确定一套工作基底(working substrate)。

优选地，所述方法还包括：

在每个所述半导体区域的所述第一半导体晶圆的表面形成布线。

优选地，所述贴包括：

使用一系列焊接凸点将每个晶片贴装在基底区域。

优选地，所述方法还包括：

在所述独立之前，在所述第一半导体晶圆的第二表面上形成多个互连凸点(interconnect ball)；

其中每个集成电路封装包括所述多个互连凸点中的互连凸点，所述多个互连凸点用于连接所述集成电路封装和电路板。

优选地，每个集成电路封装表面的一系列导电衬垫用于将所述集成电路封装与电路板连接为触点阵列封装。

根据本发明的一个方面，提供一种方法，所述方法包括：

在第一半导体晶圆的多个半导体基底区域形成穿过所述第一半导体晶圆的多个通孔；

将所述第一半导体晶圆独立出来以形成与所述多个基底区域相对应的多个基底；

将所述基底贴在载体表面；

将多个从第二半导体晶圆独立出来的晶片贴到所述基底；

使用封装材料对所述载体所述基底上的所述晶片进行封装；

从封装好的晶片和基底中将所述载体分离出来，以形成模制组件，所述模制组件包括用于封装所述晶片和所述基底的封装材料；及

将所述模制组件独立出来以形成多个集成电路封装，每个集成电路封装包括所述晶片的至少一个和所述基底的至少一个，每个基底包括扇出布线。

优选地，所述第一半导体晶圆为硅晶圆，所述通孔为硅穿孔。

优选地，所述方法还包括：