[发明专利]一种制备沟槽半导体分立器件的方法

说明书

技术领域

本发明涉及半导体功率分立器件技术领域，具体的说，涉及一种沟槽半导体功率分立器件的制备方法。

背景技术

目前，功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)已广泛应用于各类电子、通讯产品，电脑，消费电器，汽车等，同时，其在工业上也有多种应用。

功率MOSFET所代表的功率半导体器件，由于导通电阻低且可高速开关，所以其可有效地控制高频大电流。同时，功率MOSFET作为小型功率转换元件正被广泛地利用在例如功率放大器、功率转换器、低噪音放大器以及一些个人计算机的电源部分开关、电源电路，其特点是低功耗、速度快。

沟槽型功率MOSFET，因其具有结构上的高效以及导通电阻特性低的优点，其作为电源控制用电子器件被广泛应用，产业的蓬勃发展要求电源电路具有更高的效率和更小的功耗，同时要求价格便宜，迫使生产厂家把制作成本降低。

在现有的沟槽型功率MOSFET的设计和制造领域中，MOSFET的基区和源区是各自都需要基区掩模和源区掩模步骤引入的，为了降低制造成本，有些之前提出的，如公开了的美国专利文献US20110233667，US20090085074，US20110233666，US077996427等，试图省略基区或源区掩模步骤的制造方法，其步骤较为复杂，不易生成，而且制造出的半导体器件的终端(termination)结构不好，以至器件的击穿电压和可靠性也相对较差。

发明内容

本发明克服了现有技术中的缺点，提供了一种制备沟槽半导体分立器件的方法，其较之前的沟槽型功率分立器件制造方法步骤少，省略了基区和源区掩模步骤或只省略了基区掩模步骤，降低了沟槽型功率分立器件的制造成本，而且不影响沟槽型功率分立器件的电气性能，质量和可靠性，进而提高了半导体器件的性能价格比。

本发明可用于制备12V至1200V的沟槽半导体功率分立器件。

为了解决上述技术问题，本发明是通过以下技术方案实现的：

一种制备沟槽半导体分立器件的方法，包括以下步骤：

(1)利用沟槽掩模对衬底10上的外延层200注入P型掺杂剂形成P型1区201，并在外延层上进行侵蚀而形成多个栅极沟槽；

(2)在外延层表面沉积层间介质401，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，然后注入P型和N型掺杂剂，分别形成P型2区202和N型源区204，之后对外延层表面进行侵蚀形成接触孔沟槽，并对接触孔沟槽进行金属插塞502填充；

(3)在器件的上表面沉积金属层404，利用金属掩模进行金属侵蚀，形成金属垫层和连线。

进一步，所述步骤(1)包括以下步骤：

a、在外延层的上面形成氧化层，在氧化层上积淀光刻涂层1000，再通过沟槽掩模暴露出部分氧化层，对暴露出的部分氧化层进行干蚀，直至暴露出外延层，形成在氧化层上的多个沟槽掩模开孔，然后清除掉光刻涂层；

b、在表面注入P型掺杂剂，有原氧化层覆盖的部分没有被注入，没有原氧化层覆盖的部分会被注入，并通过一次高温扩散作业将P型掺杂剂推进扩散到外延层中形成P型1区201；

c、通过刻蚀形成沟槽300，该沟槽穿过P型1区延伸至外延层，对沟槽进行牺牲性氧化，然后清除掉所有氧化层；

d、在沟槽暴露着的侧壁和底部，以及外延层的上表面形成栅极氧化层301，再在沟槽中沉积N型高掺杂剂的多晶硅302，以填充沟槽并覆盖顶面；

e、对在外延层表面上的多晶硅层进行平面腐蚀处理或化学机械抛光。

进一步，其特征在于，在步骤a中，所述的多个沟槽掩模开孔宽度不一样，其中的宽度范围是0.2um至2.0um。

进一步，其特征在于，在步骤a中，在清除掉光刻涂层后，在暴露出的外延层表面形成一层新氧化层。

进一步，其特征在于，在步骤d中，通过热生长的方式，在沟槽暴露着的侧壁和底部，以及外延层的上表面形成栅极氧化层。

进一步，所述步骤(1)在本发明的一种变型(embodiment)中包括以下步骤：在步骤b中，在表面注入P型掺杂剂后，便沉淀一层氧化层并把在氧化层中的至少一个沟槽掩模开孔封上，封上的开孔宽度可以是0.2um，或0.3um或0.4um或0.5um或0.6um不等，视制备方法而定，然后对氧化层进行干蚀，清除开孔里的氧化层，暴露出开孔里的外延层，接着进入步骤c，不用通过一次高温扩散作业。