[发明专利]鳍状场效晶体管结构及其制作方法

说明书

技术领域

本发明涉及一种鳍状场效晶体管结构及其制作方法，特别是涉及一种鳍状结构具有L型绝缘层的鳍状场效晶体管结构及其制作方法。

背景技术

半导体产业持续研发的重要目标，在于增加半导体元件的效能，以及减少半导体元件的功率消耗。在增加半导体元件效能此一途径上，现有技术已开发出利用有利于空穴或电子流动的不同晶面定向来提升元件效能。

举例来说，建构于(100)硅晶面上的n型通道(n-channel)金属氧化半导体(metal-oxide-semiconductor，MOS)晶体管元件可获得较高的载流子迁移率；而建构于(110)硅晶面上的p型通道(p-channel)MOS晶体管元件则获得较高的载流子迁移率。因此现有技术在建构平面式(planar)互补式(complementary)金属氧化半导体晶体管元件(CMOS device)时，曾有利用基底结合技术等方式，将具有不同晶面定向的硅层制作成基底结构，并将n型通道MOS晶体管元件成长于(100)晶面，以及将p型通道MOS晶体管元件成长于(110)晶面，以增进CMOS元件的电性表现。

此外，随着元件发展进入65纳米技术世代后，使用传统平面式的MOS晶体管制作工艺实难持续微缩。因此，现有技术提出以非平面式(non-planar)金属氧化半导体晶体管元件如鳍状场效晶体管(Fin Field effect transistor，FinFET)元件取代平面晶体管元件的解决途径。

然而，以现今技术要控制各非平面式金属氧化半导体晶体管的通道宽度又要同时提高各晶体管元件的载流子迁移率实属不易。因此，目前仍需要可解决上述问题的多栅极晶体管元件结构及其制作方法。

发明内容

为解决上述问题，本发明提供一种鳍状场效晶体管结构，包括一基底，至少一第一鳍状结构，设置于该基底上，一L型绝缘层，设置于该第一鳍状结构周围，且至少曝露出部分该第一鳍状结构的侧壁。其中该L型绝缘层的高度小于该第一鳍状结构的高度，以曝露出部分该第一鳍状结构的侧壁表面，以及一栅极结构，设置于部分该L型绝缘层以及部分该第一鳍状结构之上。

本发明另提供一种鳍状场效晶体管结构的制作方法，包括：形成至少一第一鳍状结构于一基底上，然后形成一L型绝缘层于该第一鳍状结构侧壁，其中该L型绝缘层的高度小于该第一鳍状结构的高度，以曝露出部分该第一鳍状结构的侧壁表面，再形成一栅极结构于部分该L型绝缘层以及部分该第一鳍状结构之上，以及形成一源极/漏极于该栅极结构两侧的该第一鳍状结构中。

在本发明中，是利用一设置于浅沟槽隔离(STI)上的L型绝缘层来调控鳍状场效晶体管通道宽度。也可于同一基底上制作出多个具有不同通道宽度的鳍状场效晶体管。另外本发明对于鳍状场效晶体管通道长度的应力转移效果也较佳，对于整体元件效能得到有效的提升。

附图说明

图1至图9为本发明第一较佳实施例的制作流程示意图；

图10为本发明第二较佳实施例的结构示意图；

图11为本发明第三较佳实施例的结构示意图；

图12为本发明第四较佳实施例的结构示意图。

主要元件符号说明

100：基底

110：鳍状结构

112：掩模层

114：绝缘介电层

115：浅沟槽隔离

116：第一应力层

120：栅极宽度调整材

122：L型绝缘层

126：栅极结构

128：第二应力层

130：介电层

200：绝缘层

210：鳍状结构

222：L型绝缘层

226：栅极结构

228：第二应力层

230：介电层

300：基底

310：鳍状结构

310a：第二鳍状结构

322：L型绝缘层

322a：第二L型绝缘层

400：基底

410：第一鳍状结构

410a：第二鳍状结构

412：氮化硅层

414：氧化硅层

具体实施方式