[发明专利]堆叠式半导体芯片封装结构及工艺

说明书

技术领域

本发明涉及一种半导体封装技术，特别涉及一种堆叠式半导体芯片封装结构及工艺。

背景技术

由于人们对于电子产品小型化、轻型化的需求日益迫切，三维封装顺应了这种潮流，三维电子封装技术在最近取得了突飞猛进的发展。封装层叠(package on package)技术是一种成本低廉的三维封装解决方案，它可以将逻辑芯片及存储芯片整合到一个封装体中，并且根据需要可以灵活的控制存储器容量，因此，目前在手机等电子产品中得到了广泛的应用。传统的PoP封装采用的封装基板较薄，在工艺流程中，基板受热膨胀产生翘曲，造成了底层和顶层封装体之间互连困难，容易在结合焊球中产生疲劳，裂纹等，导致产品的可靠性降低。

发明内容

本发明的目的是针对已有技术中存在的缺陷，提供一种堆叠式半导体芯片封装结构及工艺。本发明包括顶层封装、底层封装、顶层封装和底层封装之间的焊球阵列、顶层封装和底层封装之间的密封剂，其特征在于所述底层封装基板上设有一个倒梯形凹槽，底层封装基板的上表面为第一表面，底层封装基板的下表面为第二表面，底层封装基板凹槽内的表面为第三表面，底层封装的半导体芯片设置于凹槽中，第一、第二、第三表面上均设有焊盘，底层半导体芯片通过键合引线与第三表面上的焊盘相连，顶层封装由一个或数个半导体芯片层叠封装在顶层封装基板的上表面之上，顶层封装基板的上表面及下表面均设有焊盘，顶层封装内的半导体芯片通过键合引线与顶层封装基板上表面的焊盘相连，顶层封装部分经密封剂密封，顶层封装和底层封装之间通过焊盘与焊球阵列连接，顶层封装基板和底层封装基板之间填充密封剂，参见图2。

本发明在底层封装基板上设置有凹槽，底层封装芯片固定在凹槽底部，因此不会造成封装体整体厚度增大。因此本封装结构具有厚度薄，可靠性高的优点，如图1所示。底层封装采用的封装基板较常规的封装基板厚度大一些，因此基板的刚度会更大，不易产生翘曲。

图1为传统的PoP封装横截面示意图，对比图1可以发现，二者的根本差别在于本发明专利在底层封装的基板上设置有凹槽。传统的PoP封装底层基板更薄，但是底层封装芯片直接粘合在底层封装基板的上表面上，这造成传统PoP封装底层封装的整体厚度t2并不比本实施例提供的底层封装的厚度t1薄。并且由于传统封装底层封装基板薄，在封装工艺流程中更容易产生翘曲，造成顶部封装体和底部封装体之间结合困难，这势必会在焊球中产生疲劳失效、断裂等问题，降低了封装产品的可靠性。

所述底层封装基板上的凹槽为倒梯形，底层封装的半导体芯片由贴片胶粘接在凹槽底部，或者用倒装焊技术焊接在凹槽底部，半导体芯片与凹槽底部焊球连接。底层封装基板和顶层封装基板内设有连接用的电路。底层封装基板的第二表面上设置有焊球阵列，焊球阵列为丝网印刷或电镀或蒸镀的方式涂布焊料，回流产生焊球阵列，其材料为SnAg、Sn、SnAgCu、PbSn。

所述顶层封装的半导体芯片呈层状堆叠结构，顶层封装的半导体芯片及键合引线采用密封剂密封，密封剂为环氧模塑料。顶层封装和底层封装之间为单层或双层焊球阵列，通过回流工艺使顶层封装和底层封装连接在一起，或者在顶层封装基板的下表面焊盘上电镀铜柱后沉积焊料层，在底层封装基板的第一表面焊盘上电镀铜柱后沉积焊料层，焊料层的材料可以为SnAg、Sn、SnAgCu、PbSn，通过回流工艺将顶层封装基板和底层封装基板连接在一起，完成顶层封装体和底层封装体之间的电互连。

堆叠式半导体芯片封装结构的工艺，其特征在于依次包含以下步骤：

A.制备带有凹槽的底层封装基板；

B.在底层封装基板的三个表面上制备焊盘；

C.将底层封装的半导体芯片安装在凹槽中并完成引线键合；

D.在顶层封装基板的上下表面上制备焊盘；

E.将顶层封装的半导体芯片层叠安装在顶层封装基板之上；

F.进行顶层封装的层叠半导体芯片的引线键合；

G.进行顶层密封封装；

H.在顶层封装基板下表面的焊盘上植焊球，进行顶层封装和底层封装之间的连接；

I.进行顶层封装和底层封装之间的填充密封，并在底部封装第二表面焊盘上植焊球。

本发明的优点是有效的提高封装密度，工艺流程简单，基板刚度大，不易产生翘曲，总体厚度薄，可靠性高。

附图说明

图1传统的PoP封装结构剖视图；

图2本发明的结构示意图；

图3本发明底层封装基板的剖视图；

图4底层封装基板通过贴片胶固定半导体芯片的剖视图；

图5底层半导体芯片键合引线的示意图；