[发明专利]存储器系统及其操作方法

说明书

技术领域

本公开涉及利用非易失存储器的存储器系统并且涉及这样的存储器系统的操作方法。

背景技术

过去，一直使用存储器系统(也称为存储系统)，其在被称为加载操作的操作中从用作存储设备(也称为辅助存储设备)的存储器读出程序、数据等到典型地由DRAM(动态随机存取存储器)实现的工作存储器(也称为主存储设备)中。在该存储器系统中，通常使用NVM(非易失存储器)作为要求以高速操作的存储器件。

非易失存储器可以是闪速存储器或NVRAM(非易失随机存取存储器)。闪速存储器具有大存储容量。以块为单位存取存储在闪速存储器中的数据。另一方面，可以以字为单位对存储在NVRAM中的数据进行高速随机存取。闪速存储器的典型例子是NAND型闪速存储器。另一方面，NVRAM的典型例子是PCRAM(相变随机存取存储器)、MRAM(磁阻随机存取存储器)和ReRAM(电阻随机存取存储器)。

由于闪速存储器具有低的位成本和大的存储容量，将其用于高速存储应用。另一方面，与闪速存储器相比，NVRAM具有高的位成本。但是，NVRAM具有下列的优点。NVRAM具有可以字为单位进行高速存取的优良性能。此外，由于CPU(中央处理器)能够对NVRAM进行直接存取，NVRAM用作用于存储器件的非易失高速缓存存储器，以允许如所期望的以高速进行存储器系统的操作。

利用这样的闪速存储器和NVRAM的存储器系统的典型例子在下述文献中描述，例如，JP-T-2004-506256(专利文献1)和日本专利特开No.2006-236304以及Shuhei Tanakamaru和四个合著者的“Post-manufacturing17-times Acceptable Raw Bit Error Rate Enhancement，Dynamic Codeword Transition ECC scheme for Highly Reliable Solid-State Drives，SSDs，”Memory Workshop(IMW)，2010 IEEE International，p.1-4。该存储器系统也称为非易失存储器系统。

发明内容

另外，重要的是改进在这样的存储器系统中采用的非易失存储器的数据保存特性和存储器系统的可靠性。这是因为，随着重写操作次数的增加，存储器系统中采用的非易失存储器的数据保存特性趋于退化。为了解决这个问题，通常，如在专利文献1中所述的那样，通过使用ECC(误差校正码)对数据进行位误差检测和校正处理，来改进NAND型闪速存储器的数据保存特性。

另一方面，例如，如果将上述NVRAM用作为非易失存储器，与存储设备(通常是NAND型闪速存储器)相比，存取NVRAM的频率高。也很重要的是需要改进NVRAM的数据保存特性。然而，在专利文献1中所公开的存储器系统完全没有描述通过利用ECC(误差校正码)来改进NVRAM的数据保存特性的技术。

由于上述的原因，可以考虑这样一种技术，通过将ECC应用于存储在NVRAM中的数据来改进NVRAM的数据保存特性。然而，通过简单地将ECC应用于存储在NVRAM中的数据上，会产生不想要的副作用，即存取NVRAM的速度会下降与存取ECC的数目成正比的速度差，或者产生关于NVRAM频带(band)的坏的副作用。结果，整个存储器系统的操作速度不可避免地下降。

因此，希望提供一种存储器系统，能够改进系统的可靠性而不降低操作速度，并提供该存储器系统的操作方法。

根据本公开的实施例的存储器系统具有：

第一非易失存储器，用于存储要以块为单位存取的数据；

第二非易失存储器，用于在随机存取第二非易失存储器时，存储要以字为单位存取的数据；

控制部分，配置来控制第一和第二非易失存储器的操作。

在该存储器系统中，在第一非易失存储器中保存要应用于存储在第二非易失存储器中的数据的误差校正码。

根据本公开的另一实施例的存储器系统的操作方法包括：

对存储在存储器系统中采用的第一非易失存储器中的数据执行以块为单位存取

对存储在存储器系统中采用的第二非易失存储器中的数据执行以字为单位的存取；

通过利用保存在第一非易失存储器中的误差校正码关于存储在第二非易失存储器中的数据进行位误差检测和校正处理。