[发明专利]用于在形成通至导电部件的触点时减少电介质过蚀刻的方法

权利要求书

1.一种方法，包括：

在第一介电材料上方形成多个导电部件；

在所述导电部件上方沉积第二介电材料；

在所述第二介电材料中蚀刻空穴，其中所述蚀刻在所述第一与第二介电材料之间具有选择性，并且所述蚀刻停止在所述第一介电材料上；及

暴露所述导电部件的一部分。

2.如权利要求1所述的方法，其中所述导电部件包括金属。

3.如权利要求2所述的方法，其中所述金属包括钨或钨合金或化合物。

4.如权利要求1所述的方法，其中所述导电部件包括半导体材料。

5.如权利要求1所述的方法，其中所述导电部件包括整体三维存储器阵列。

6.如权利要求1所述的方法，其中所述第一介电材料包括氮化硅、碳化硅和氮氧化硅中的一种或多种。

7.如权利要求1所述的方法，其中所述第二介电材料包括二氧化硅。

8.如权利要求1所述的方法，其中所述第二介电材料被沉积在大体平坦的表面上，所述大体平坦的表面共同暴露所述第一介电材料和所述导电部件。

9.一种方法，包括：

形成至少半导电部件，其在第一介电材料上方并且与所述第一介电材料接触；

形成第二介电材料，其在所述至少半导电部件上方并且接触所述至少半导电部件；

在所述第二介电材料中蚀刻空穴，其中所述蚀刻在所述第一和第二介电材料之间具有选择性，并且所述蚀刻停止在所述第一介电材料上；及

暴露所述至少半导电部件的一部分。

10.如权利要求9所述的方法，其中所述第一介电材料包括氮化硅、碳化硅和氧氮化硅中的一种或多种。

11.如权利要求9所述的方法，其中所述第二介电材料包括二氧化硅。

12.如权利要求9所述的方法，其中形成所述至少半导电部件包括：

沉积导电或半导体材料的层或堆叠；及

图案化和蚀刻至少半导电材料的所述层或堆叠，以形成所述至少半导电部件。

13.如权利要求9所述的方法，其中所述至少半导电部件是在整体三维存储器阵列中的元件。

14.如权利要求9所述的方法，其中所述第二介电材料被沉积在大体平坦的表面上，所述大体平坦的表面共同暴露所述第一介电材料和所述至少半导电部件。

15.一种方法，包括：

形成第一装置层阶，其包括第一导电部件；

形成第一介电层，其与所述第一导电部件接触；

在所述第一导电部件上方沉积第二介电材料；

在所述第二介电材料中蚀刻空穴，其中所述蚀刻在所述第一介电材料和所述第二介电材料之间具有选择性，其中所述蚀刻停止在所述第一介电材料上；

暴露所述第一导电部件的一部分；

在所述空穴内形成通路，所述通路形成通至一第一导电部件的电连接；及

在所述第一装置层阶上方整体形成至少一第二装置层阶。

16.如权利要求15所述的方法，其中所述第一导电部件包括金属或沉积的半导体材料的层或堆叠。

17.如权利要求15所述的方法，其中所述第一导电部件包括轨道形导体。

18.如权利要求15所述的方法，其中所述第一装置层阶包括由存储器单元组成的第一存储器层阶。

19.如权利要求15所述的方法，其中所述第二装置层阶包括由存储器单元组成的第二存储器层阶。

20.如权利要求15所述的方法，其中所述第一导电部件包括金属。

21.如权利要求20所述的方法，其中所述金属包括钨或钨合金或化合物。

22.如权利要求15所述的方法，其中所述第一介电材料包括氮化硅、碳化硅和氮氧化硅中一种或多种。

23.如权利要求15所述的方法，其中所述第二介电材料包括二氧化硅。

24.如权利要求15所述的方法，其中所述第二介电材料被沉积在大体平坦的表面，所述大体平坦的表面共同暴露所述第一介电材料和所述至少半导电部件。