[发明专利]动态存储器性能调节

说明书

技术领域

本发明的实施例大体上涉及电子设备的领域，并且更特定地涉及动态存储器性能调节。

背景技术

为了对存储器提供额外的密度用于各种计算操作，开发了具有多个紧密耦合的存储器元件（其可称为3D堆栈存储器，或堆栈存储器）的存储器设备。

3D堆栈存储器可包括DRAM（动态随机存取存储器）存储器元件的耦合层或封装件，其可称为存储器栈。堆栈存储器可用于在单个设备或封装件中提供大量计算机存储器，其中该设备或封装件可进一步包括系统部件，例如系统控制器和CPU（中央处理单元）或其它系统元件。

然而，在例如堆栈存储器设备等较大的存储器结构中，信号可变得失准。在常规装置或操作中，存储器信号可被终止来使信号重对准，但对于信号重对准的操作的终止对使用存储器设备的装置或系统产生性能成本。

附图说明

本发明的实施例在附图的图中通过示例而非限制的方式图示，在图中类似的参考标号指示相似的元件。

图1是堆栈存储器设备的实施例的图示。

图2图示提供性能调节的3D堆栈存储器的实施例。

图3是图示存储器设备的实施例的定时的定时图。

图4是图示列对列读请求的重对准的定时图；

图5是图示解决失准的性能调节的实施例的定时图；

图6是图示用于调节存储器操作来解决信号失准的方法的实施例的流程图；

图7是图示移动计算设备（其包括堆栈存储器设备）的实施例的框图；

图8图示计算系统（其包括堆栈存储器）的实施例。

具体实施方式

本发明的实施例大体上针对对于使用热数据的3D堆栈存储器的动态操作。

如本文使用的：

“3D堆栈存储器”（其中3D指示三维）或“堆栈存储器”意指这样的计算机存储器，其包括多个耦合的存储器层、存储器封装件或其它存储器元件。3D堆栈存储器可包括 WideIO存储器设备。存储器可垂直堆栈或水平（例如，并排）堆栈，或用别的方式包含耦合在一起的存储器元件。特别地，堆栈存储器DRAM设备或系统可包括具有多个DRAM裸晶层的存储器设备。堆栈存储器设备还可包括设备中的系统元件，其在本文可称为系统层，其中该系统层包括例如CPU（中央处理单元）、存储器控制器（例如WideIO存储器控制器）和其它相关系统元件等元件。系统层可包括片上系统（SoC）。在一些实施例中，逻辑芯片可以是专用处理器或图形处理单元（GPU）。3D堆栈存储器可包括但不限于，WideIO存储器设备。

在操作中，堆栈存储器设备中的业务可随时间变得未对准。由堆栈存储器设备生成的不相等的热梯度在信号对准中引起移位。例如，WideIO DRAM裸晶在操作中变热，其中所得的热梯度促使存储器设备的不同列变得未对准。然而，失准可由其它因素引起，其包括存储器设备的定时特性，并且实施例不限于由热梯度或失准的其它特定原因引起的失准。如果失准增长得太大，结果可引起数据误差，并且可违背某些标准要求。在示例中，需要WideIO DRAM在跨PVT（过程、电压和温度）变化的列之间提供在500psec（微微秒）内的列对列定时精度。

在调谐系统中，WideIO DRAM可将可变延迟插入DQ（数据）和DQS（数据选通信号）生成电路内来维持对准。WideIO控制器包括相位鉴别电路，用于确定（在100 psec内）不同DQ线路上两个脉冲的相对到达时间。然而，存储器栈的热梯度或其它因素仍可导致失准。在常规操作中，检测的在某一阈值以上的数据失准通过终止数据业务用于重对准而解决。在WideIO系统中，一旦不同的DRAM列数据和数据选通信号变得未对准，常规功能就需要WideIO DRAM业务持续一段时间地停止，其中DRAM业务的终止允许不同列数据和数据选通的重对准。然而，数据业务的终止在存储器的操作中产生性能惩罚。

在一些实施例中，装置或系统操作以通过调节存储器设备的操作而不终止DRAM业务来解决存储器设备的列之间的数据失准。在一些实施例中，对于存储器设备的调节操作包括由存储器控制器插入“磁泡（bubble）”以在继续操作时允许对准修改。在一些实施例中，磁泡是列对列读请求之间的临时的单周期时移，用于修改列之间的对准。在一些实施例中，装置或系统允许搁置DRAM业务以在没有拖延漫长的重对准过程的情况下进行。