[发明专利]封装的半导体管芯和CTE工程管芯对

权利要求书

1.一种半导体封装，包括：

无凸点构建层(BBUL)衬底，所述无凸点构建层衬底包括密封剂层和多个构建层；

半导体管芯，所述半导体管芯被嵌入所述无凸点构建层衬底中并且具有表面区域；以及

CTE工程管芯，所述CTE工程管芯被嵌入所述无凸点构建层衬底中并且结合到所述半导体管芯，并且具有与所述半导体管芯的所述表面区域相同且对准的表面区域，其中所述CTE工程管芯具有与所述半导体管芯的平坦侧壁齐平的平坦侧壁，并且其中选择所述CTE工程管芯的厚度，以使所述CTE工程管芯的CTE控制所述半导体管芯和所述CTE工程管芯的组合CTE。

2.根据权利要求1所述的半导体封装，其中所述半导体管芯包括硅，并且所述CTE工程管芯包括铜。

3.根据权利要求1所述的半导体封装，其中所述CTE工程管芯是所述半导体管芯的5倍厚，或更厚。

4.根据权利要求3所述的半导体封装，其中所述半导体管芯的厚度为20微米，并且所述CTE工程管芯的厚度为100微米。

5.根据权利要求1所述的半导体封装，其中通过共晶金(Au)和锡(Sn)焊料将所述CTE工程管芯结合到所述半导体管芯。

6.根据权利要求1所述的半导体封装，其中所述半导体管芯和所述CTE工程管芯被容纳在所述无凸点构建层衬底的芯中。

7.根据权利要求1所述的半导体封装，其中所述无凸点构建层衬底为无芯衬底。

8.一种制造半导体封装的方法，所述方法包括：

从半导体晶圆的背侧减薄所述半导体晶圆；以及接下来，

经由所述背侧将所述半导体晶圆结合到CTE工程晶圆或面板；以及接下来，

分离所述半导体晶圆和所述CTE工程晶圆或面板，以形成多个半导体管芯和CTE工程管芯对；以及接下来，

在单个封装中封装半导体管芯和CTE工程管芯对，其中CTE工程管芯具有与半导体管芯的平坦侧壁齐平的平坦侧壁，并且其中选择所述CTE工程管芯的厚度，以使所述CTE工程管芯的CTE控制所述半导体管芯和CTE工程管芯对的组合CTE。

9.根据权利要求8所述的方法，其中将所述半导体晶圆结合到所述CTE工程晶圆或面板包括将硅晶圆结合到铜晶圆或面板。

10.根据权利要求8所述的方法，其中减薄所述半导体晶圆包括减薄到所述CTE工程晶圆或面板厚度的五分之一的厚度。

11.根据权利要求8所述的方法，其中减薄所述半导体晶圆包括减薄到20微米的厚度。

12.根据权利要求8所述的方法，其中将所述半导体晶圆结合到所述CTE工程晶圆或面板包括使用共晶金(Au)和锡(Sn)焊料。

13.一种半导体封装，包括：

无凸点构建层(BBUL)衬底，所述无凸点构建层衬底具有焊盘侧，所述无凸点构建层衬底包括密封剂层和多个构建层；

半导体管芯，所述半导体管芯被嵌入所述无凸点构建层衬底中，所述半导体管芯包括与所述无凸点构建层衬底的所述焊盘侧紧邻的有源侧，并且包括背侧，所述背侧具有远离所述无凸点构建层衬底的所述焊盘侧的表面区域；以及

CTE工程管芯，所述CTE工程管芯被嵌入所述无凸点构建层衬底中并且结合到所述半导体管芯，所述CTE工程管芯具有与所述半导体管芯的所述背侧的所述表面区域相同且对准的表面区域，其中通过选择所述CTE工程管芯的厚度来使所述CTE工程管芯的CTE控制所述半导体管芯和所述CTE工程管芯的组合CTE，并且其中所述CTE工程管芯具有与所述半导体管芯的平坦侧壁齐平的平坦侧壁。

14.根据权利要求13所述的半导体封装，其中所述半导体管芯包括硅，并且所述CTE工程管芯包括铜。

15.根据权利要求13所述的半导体封装，其中所述CTE工程管芯是所述半导体管芯的5倍厚，或更厚。

16.根据权利要求15所述的半导体封装，其中所述半导体管芯的厚度为20微米，并且所述CTE工程管芯的厚度为100微米。

17.根据权利要求13所述的半导体封装，其中通过共晶金(Au)和锡(Sn)焊料将所述CTE工程管芯结合到所述半导体管芯。