[发明专利]结构访问处理器、方法、系统和指令

权利要求书

1.一种访问处理器的结构的方法，包括：

将处理器的结构的一部分的状态改变为隔绝状态，其中在所述隔绝状态中，所述处理器的组件不能访问所述结构的所述部分，但是能够访问所述结构的一个或多个其他部分；

在所述结构的所述部分处于隔绝状态时，将所述结构的所述部分中的非架构可见数据修改成经修改非架构可见数据；以及

在修改所述结构的所述部分中的非架构可见数据之后，将所述结构的所述部分的状态从隔绝状态改变为非隔绝状态。

2.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态包括将选自于高速缓存、寄存器集合、翻译后备缓冲器(TLB)、以及地址解码器的结构的一部分的状态改变为隔绝状态。

3.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态包括将高速缓存线的状态改变为隔绝状态，其中修改包括修改选自于所述高速缓存线的标志和所述高速缓存线的纠错码数据中的至少一者的数据，并且其中将所述状态改变为非隔绝状态包括将所述高速缓存线的状态改变为选自于修改状态、排他状态、共享状态、和无效状态的非隔绝状态。

4.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态包括改变寄存器集合中的寄存器的状态，并且其中修改包括修改选自于所述寄存器的纠错数据和记分板数据中的至少一者的数据。

5.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态是响应于第一指令而执行的，其中修改所述非架构可见数据是响应于第二指令而执行的，并且其中将所述状态改变为非隔绝状态是响应于第三指令而执行的。

6.如权利要求5所述的方法，其特征在于，所述第一指令、第二指令和第三指令中的每一者是结构访问指令。

7.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态是响应于指令而执行的，其中所述指令指示所述结构并且能够指示各自选自于高速缓存、寄存器集合、地址解码器和翻译后备缓冲器(TLB)的多个不同结构。

8.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态包括响应于指令而改变高速缓存线的状态，并且其中所述指令操作用于指示所述高速缓存将针对经修改非架构可见数据生成纠错码还是不生成纠错码。

9.如权利要求1所述的方法，其特征在于，修改包括在所述组件访问所述结构的所述一个或多个其他部分时修改所述非架构可见数据。

10.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态包括一致地将所述状态改变为隔绝状态，包括在修改所述非架构可见数据之前将所述非架构可见数据存储在一存储位置。

11.如权利要求1所述的方法，其特征在于，将所述状态改变为隔绝状态包括较高特权级组件将所述状态改变为隔绝状态，并且其中不能访问处于隔绝状态的所述结构的所述部分的组件包括较低特权级组件，所述较低特权级组件各自具有比所述较高特权级组件更低的特权级。

12.一种包括用于执行权利要求1至11中任一项所述的方法的装置的处理器。

13.一种处理器，包括：

所述处理器的结构，所述结构具有非架构可见数据；以及

逻辑单元，与所述结构耦合并被配置成用于响应于一个或多个指令：

将所述结构的一部分的状态改变为隔绝状态，其中在所述隔绝状态中，所述处理器的组件不能访问所述结构的所述部分，但是能够访问所述结构的一个或多个其他部分；

在所述结构的所述部分处于隔绝状态时，将所述结构的所述部分中的非架构可见数据修改成经修改非架构可见数据；以及

在修改所述结构的所述部分中的非架构可见数据之后，将所述结构的所述部分的状态从隔绝状态改变为非隔绝状态。

14.如权利要求13所述的处理器，其特征在于，所述逻辑单元被配置成用于响应于第一指令而将所述状态改变为隔绝状态，其中所述逻辑单元被配置成用于响应于第二指令而修改所述非架构可见数据，并且其中所述逻辑单元被配置成用于响应于第三指令而将所述状态改变为非隔绝状态。

15.如权利要求14所述的处理器，其特征在于，所述第一指令、第二指令和第三指令中的每一者具有相同操作码。