[发明专利]用于提供向量线性内插功能的指令和逻辑

说明书

技术领域

本公开涉及处理逻辑、微处理器以及相关联的指令集体系结构的领域，该指令集体系结构在被处理器或其他处理逻辑所执行时运行逻辑、数学或其他功能性操作。具体而言，本公开涉及用于提供向量线性内插功能的指令和逻辑。

背景技术

目前的诸多处理器通常包括用于提供计算密集型操作但提供高度数据并行性的指令，这些指令可通过使用多种数据存储设备的高效实现来使用，这些数据存储设备诸如：单指令多数据(SIMD)向量寄存器。

在过去，一些处理器(尤其是图形处理器)已经提供了线性内插(通常称为LERP)原语。线性内插是数字图形和音频处理中常用的操作。它通常被定义在两个点a和b之间并且利用0(零)与(1)之间的分数定义为：a+wx(b-a)。如果线性内插根据其如何定义来实现，即先进行一个减法操作，然后进行一个乘法操作，再进行一个加法操作。则该第一线性内插操作具有三个连续的相关操作。替代地，该线性内插操作通常被定义为：ax(l-w)+wxb。因此，该第二线性内插操作也具有三个连续的相关操作，并且需要又一次乘法。这样的实现方式会限制例如来自宽或大宽度向量体系结构的原本预期的性能优势。

到目前为止，尚未充分探索针对这样的性能受限问题和瓶颈的潜在解决方案。

附图说明

在附图的各图中通过示例而非限制地示出本发明。

图1A是执行用于提供向量线性内插功能的指令的系统的一个实施例的框图。

图1B是执行用于提供向量线性内插功能的指令的系统的另一实施例的框图。

图1C是执行用于提供向量线性内插功能的指令的系统的另一实施例的框图。

图2是执行用于提供向量线性内插功能的指令的处理器的一个实施例的框图。

图3A示出根据一个实施例的打包数据类型。

图3B示出根据一个实施例的打包数据类型。

图3C示出根据一个实施例的打包数据类型。

图3D示出根据一个实施例的用于提供向量线性内插功能的指令编码。

图3E示出根据另一实施例的用于提供向量线性内插功能的指令编码。

图3F示出根据另一实施例的用于提供向量线性内插功能的指令编码。

图3G示出根据另一实施例的用于提供向量线性内插功能的指令编码。

图3H示出根据另一实施例的用于提供向量线性内插功能的指令编码。

图4A示出用于执行提供向量线性内插功能的指令的处理器微体系结构的一个实施例的要素。

图4B示出用于执行提供向量线性内插功能的指令的处理器微体系结构的另一实施例的要素。

图5是用于执行提供向量线性内插功能的指令的处理器的一个实施例的框图。

图6是用于执行提供向量线性内插功能的指令的计算机系统的一个实施例的框图。

图7是用于执行提供向量线性内插功能的指令的计算机系统的另一实施例的框图。

图8是用于执行提供向量线性内插功能的指令的计算机系统的另一实施例的框图。

图9是用于执行提供向量线性内插功能的指令的芯片上系统的一个实施例的框图。

图10是用于执行提供向量线性内插功能的指令的处理器的实施例的框图。

图11是提供向量线性内插功能的IP核开发系统的一个实施例的框图。

图12示出提供向量线性内插功能的体系结构仿真系统的一个实施例。

图13示出用于转换提供向量线性内插功能的指令的系统的一个实施例。

图14示出用于提供向量线性内插功能的装置的一个实施例。

图15示出用于提供向量线性内插功能的装置的替代实施例。

图16示出用于提供向量线性内插功能的过程的一个实施例的流程图。

图17示出用于提供向量线性内插功能的过程的替代实施例的流程图。

图18示出用于提供向量线性内插功能的过程的另一替代实施例的流程图。

具体实施方式

以下描述公开了用于提供在处理器、计算机系统或其他处理装置的内部或与处理器、计算机系统或其他处理装置相关联的向量线性内插功能的指令和处理逻辑。