[发明专利]片上电容器及其组装方法

说明书

技术领域

所公开的实施例涉及片上电容器。

附图说明

为了理解获得实施例的方式，将通过参考附图对以上简略描述的各个实施例的更具体描述进行呈现。这些附图描绘了实施例，其不必按比例绘制并且不被认为限制范围。将通过使用附图利用额外的特异性和细节来描述和解释一些实施例，其中：

图1是根据示例性实施例的片上电容器的截面正视图；

图1xy是根据示例性实施例的图1所示的电容器结构的剖视俯视图；

图1a是根据示例性实施例的在处理过程中的片上电容器的截面正视图；

图1b是根据示例性实施例的图1a所示的片上电容器在进一步处理之后的截面正视图；

图1c是根据示例性实施例的图1b所示的片上电容器在进一步处理之后的截面正视图；

图1d是根据示例性实施例的图1c所示的片上电容器在进一步处理之后的截面正视图；

图2-8是根据若干示例性实施例的片上电容器的截面正视图；

图9是根据示例性实施例的过程和方法流程图；以及

图10是根据示例性实施例的计算机系统的示意图。

具体实施方式

公开了一种组装偏移插入器并将其与微电子设备耦合为芯片封装的过程。偏移插入器实施例允许芯片封装设计者解耦在封装过程中例如在逻辑设备和存储器设备之间的接口挑战。

现在将参考附图，其中相似的结构将设置相似的后缀参考编号。为了更清楚地示出各个实施例的结构，本文所包含的附图是组装到偏移插入器实施例中的集成电路芯片的图解表示。因此，例如在显微照片中，所制造的单独的或是芯片封装内的芯片衬底的实际样子例如在显微照片中看起来可能不同，但是仍合并了图示实施例的要求保护的结构。此外，附图仅示出了对于理解图示实施例有用的结构。为了维持附图的清晰性，没有包括本领域中已知的额外结构。

图1是根据示例性实施例的片上电容器100的截面正视图。半导电衬底110包括有源表面112和背部表面114以及后端(BE)金属化体(metallization)116。在实施例中，半导电衬底110是一种半导体材料，例如但是不限于硅(Si)、硅锗(SiGe)、锗(Ge)或者III-V化合物半导体。半导电衬底110可以是单晶的、外延结晶、或者多晶的。在实施例中，半导电衬底110是一种半导体异质结构，例如但不限于绝缘体上硅(SOI)衬底、或者包括硅、硅锗、锗、III-V化合物半导体及其任意组合的多层衬底。有源设备位于有源表面112处，并且它们指的是例如但不限于门、晶体管、整流器、以及形成集成电路的部分的绝缘结构的部件。有源设备由BE金属化体115耦合作为功能电路。

BE金属化体116还可以称作BE互连堆栈。在实施例中，半导电衬底110是例如由加利福尼亚州的圣克拉拉市的英特尔公司制造的处理器管芯。BE金属化体116可以包括例如从金属-1(M1)直到金属-n(M_n)118的金属层，例如M11，但是并不限于M11。在实施例中，上金属化体轨迹118是M11金属化体118。BE金属化体116被以简化的形式示出，但是它包括由多层层间介电(ILD)材料彼此隔离开的多级互连。

片上电容器结构120布置在BE金属化体116的上面。在实施例中，通孔蚀刻停止第一层122形成在上金属化体轨迹118上，就像它通过BE金属化体116而被暴露。之后，第一通孔层间介电层(VILD)124布置在上金属化体轨迹118之上。在该实施例中，第一VILD124布置在通孔蚀刻停止第一层122的上面。在实施例中，通孔蚀刻停止第一层122由例如碳化硅的材料制成。可依赖于所公开实施例的给定的有用应用来选择用于通孔蚀刻停止第一层122的其它材料。

在实施例中，片上电容器结构120是一种在BE金属化体116上组装的无源化结构。无源化结构包括与其集成的片上电容器结构120。在实施例中，底部无源化结构是第一VILD124，而顶部无源化结构是第二VILD136。