[发明专利]宏晶体管器件

权利要求书

1.一种半导体集成电路，包括:

多个晶体管，所述多个晶体管中的每一个晶体管都具有源极、漏极和栅极，所述晶体管串联电连接并且所述晶体管的相应的栅极连结在一起，其中，所述晶体管中的至少一个晶体管将退化提供至其它晶体管中的至少一个晶体管。

2.根据权利要求1所述的电路，其中，以大约45nm或更小的深亚微米工艺节点来实施所述电路。

3.根据权利要求1或2所述的电路，其中，所述电路具有与单个的晶体管相同数量的端子。

4.根据前述权利要求中的任一项所述的电路，其中，所述多个晶体管包括至少四个晶体管。

5.根据前述权利要求中的任一项所述的电路，其中，所述晶体管中的至少一个晶体管的阈值电压低于所述其它晶体管中的至少一个晶体管的阈值电压。

6.根据前述权利要求中的任一项所述的电路，其中，利用并联的晶体管阵列来实施所述晶体管中的至少一个晶体管。

7.根据前述权利要求中的任一项所述的电路，其中，利用并联的晶体管阵列来实施所述晶体管中的至少两个晶体管。

8.根据权利要求7所述电路，其中，所述并联的晶体管阵列是非对称的。

9.根据前述权利要求中的任一项所述的电路，其中，控制信号控制所述晶体管中的至少一个晶体管，从而允许对所述电路的特性进行调整。

10.根据前述权利要求中的任一项所述的电路，其中，所述电路被包含在可调谐的堆叠配置中，所述可调谐的堆叠配置包括与非可调谐的晶体管器件串联电连接的可调谐的晶体管器件。

11.根据权利要求10所述的电路，其中，所述可调谐的晶体管器件将退化提供至所述非可调谐的晶体管器件。

12.根据权利要求10或11所述的电路，其中，所述可调谐的晶体管器件包括晶体管的并联阵列，并且配置为响应于所述阵列中的至少一个晶体管被选择信号导通而选择性地使信号通过。

13.根据前述权利要求中的任一项所述的电路，其中，所述电路包括块体衬底或绝缘体上硅衬底。

14.根据前述权利要求中的任一项所述的电路，其中，利用平面型晶体管架构来实施所述电路。

15.根据前述权利要求中的任一项所述的电路，其中，利用FinFET架构来实施所述电路。

16.一种变容管，包括前述权利要求中的任一项所述的电路。

17.一种电压控制振荡器，包括前述权利要求中的任一项所述的电路。

18.一种锁相环，包括前述权利要求中的任一项所述的电路。

19.一种动态调谐的器件，包括前述权利要求中的任一项所述的电路。

20.根据权利要求19所述的器件，其中，所述电路能够使用在所述动态调谐的器件中所包含的测量电路而自动地调整。

21.根据前述权利要求中的任一项所述的电路，其中，利用宏晶体管来实施所述晶体管中的至少一个晶体管，所述宏晶体管包括串联连接和/或并联连接并且具有与单独的晶体管相同数量的端子的多个晶体管。

22.一种半导体集成电路，包括：

非可调谐的晶体管器件；

可调谐的晶体管阵列器件，所述可调谐的晶体管阵列器件与所述非可调谐的晶体管器件串联电连接，并且被配置为响应于所述阵列器件中的至少一个元件被选择信号导通而选择性地使信号通过，其中，所述可调谐的晶体管阵列器件将退化提供至所述非可调谐的器件。

23.根据权利要求22所述的电路，其中，所述非可调谐的晶体管阵列器件和/或可调谐的晶体管阵列器件中的至少一个器件包括多个单独的晶体管，所述单独的晶体管中的每一个晶体管都具有源极、漏极和栅极，所述单独的晶体管串联电连接，并且其中所述单独的晶体管的相应的栅极连结在一起，其中，所述单独的晶体管中的至少一个单独的晶体管将退化提供至其它的单独的晶体管中的至少一个单独的晶体管。