[发明专利]垂直结构的被动像素阵列及其制造方法

说明书

交叉引用相关的申请

此申请和美国专利申请列号12/204,686(授予美国专利号7,646,943)，12/648,942，12/270,233，12/472,264，12/472,271，12/478,598，12/573,582，12/575,221，12/633,323，12/633,318，12/633,313，12/633,305，12/621,497，12/633,297，61/266,064，61/357,429，61/306,421，61/306,421，12/945,492，12/910,664，12/966,514，12/966,535，12/966,573和12/967,880相关，其中披露在此被全部内容包含引用。

技术领域

背景技术

一个图像传感器可制作为具有大量（例如超过1百万个）的传感器组件（像素）排列成一个固定图案（例如方格里）。像素是可以可操作的将电磁辐射（如可见光，红外光）转换成电信号的光电二极管，电荷耦合器件（CCD）或其它感光组件。

半导体技术的最新进展使制造纳米结构，如纳米管，纳米空腔和纳米线成为可能。在现有的纳米结构中，因为纳米线作为图像传感器传感器组件的实用性引起很大的兴趣。例如，美国专利申请公开号2004/0075464揭示了复数个基于纳米线的设备，此处被全文包含引用。离散的电子设备，如晶体管，光电二极管和光电导体已成功地从纳米结构制造出来。但是，整合和定位功能设备中的基于纳米结构的离散电子设备是一个挑战，尤其是以单独控制和处理此类设备中的每一个的方式。

于2009年12月8日提交的美国专利申请序列号12/633,313和于2009年10月7日提交的美国专利申请序列号12/575,221描述了达到此目标的两种方法，该申请在此处被全文包含引用。第一种方法包括首先形成笛卡尔（x-y）矩阵布线（例如铝），然后在其上形成一纳米线阵列。这个方法从制造一基板开始，该基板使用一传统互补金属氧化物半导体（CMOS）制造工艺提供一x-y矩阵布线以及配件。然后纳米线通过一气液固（VLS）方法在指定位置生长。然而，VLS生长通常需要的温度可能会损坏该基板上的布线和配件，并且可能干扰基板中现有的掺杂分布。

第二个方法包括用VLS生长或者蚀刻方法形成一纳米线阵列。然后，制造一x-y矩阵布线来将纳米线阵列中的每个纳米线和外部电路电连接。这个方法要求在一个非平坦表面使用纳米级的半导体平板印刷术。

下文描述的设备及其制造方法，包括将可单独寻址的纳米结构，例如纳米线和纳米柱，控制整合到例如一个图像传感器的一个功能性设备中，同时避免上面所述的问题。

发明内容

此处所述一图像传感器包括一基板；复数个像素，其中每个像素包括基本从基板垂直延伸的至少一纳米柱，和围绕该至少一纳米柱的一门电极；其中该至少一纳米柱适应将入射其上的光线转化成为电信号，并且该门电极可操作性的截断或者容许电流通过该至少一纳米柱；其中该至少一纳米柱包括一包覆层，该包覆层的折射率小于该纳米柱的折射率。此处使用术语“包覆层”是指包围该纳米柱的一层物质。包覆层的折射率优选的小于该纳米柱的折射率。

该图像传感器进一步包含复数个读出线，其每一个和一个或者多个像素电连接；和复数个门极线，其每一个和一个或者多个像素的门电极相连，其中没有两个像素是和同一读出线相连同时该两个像素的门电极和同一门极线相连。

该图像传感器可以包含第一、第二、第三和第四像素，一第一读出线电连接于该第一和第二像素，一第二读出线电连接于该第三和第四像素，一第一门极线电连接于该第一和第三像素的门电极，并且一第二门极线电连接于该第二和第四像素的门电极。

该图像传感器可以包含至少一像素，其包含至少第一、第二和第三纳米柱，该纳米柱尺寸使其可以分别有效吸收和/或检测650纳米、510纳米和475纳米波长的光。

该图像传感器可以包含至少一像素，该像素包含至少第一、第二、第三和第四纳米柱，该纳米柱尺寸使其可以分别有效吸收和/或检测红色、绿色、绿色和蓝色波长的光。

在一个实施例中，该读出线包含一重掺杂半导体材料；每个纳米柱包含一本征半导体材料或者与读出线的重掺杂半导体材料相同导电类型的轻掺杂半导体材料，和与读出线的重掺杂半导体材料不同导电类型的一交界层；每个纳米柱的柱体夹于一个读出线和该纳米柱的交界层之间；所有纳米柱的交界层电连接于一透明导电层；并且该纳米柱和读出线外延。