[发明专利]调度方法、设计辅助方法以及系统

说明书

技术领域

本发明涉及对程序的执行进行调度的调度方法以及系统。另外，本发明涉及对系统的设计进行辅助的设计辅助方法。

背景技术

以往，在多核处理器系统中，作为抑制负载峰值时的发热量的技术，公知有一种按照单位时间的消耗电力均匀的方式进行调度的技术（例如参照下述专利文献1）。

另外，以往在多核处理器系统中，作为减少消耗电力的技术，公知有一种使向CPU（Central Processing Unit）供给的时钟频率与电源电压动态变更的DVFS（Dynamic Voltage Frequency Scaling，动态电压频率调整）。并且，在多核处理器中，通过将某个处理分散给多个CPU来执行，能够使处理时间高速化。

鉴于此，基于多核处理器系统的处理时间与运转CPU数成比例，公知有一种按运转CPU数计算处理时间和消耗电力，来决定最佳的运转CPU数、电源电压的值和时钟的频率的技术（以下称为“现有技术1”）（例如参照下述专利文献2）。然而，如果使用多核处理器系统来使处理并列化，则由于实际上存在并列化系统开销（overhead），所以无法与运转CPU数成比例地使处理时间高速化。

图23是表示并列化系统开销例的说明图。并列化系统开销的重要因素大致有两个。一个是因为程序整体不能并列动作。例如，程序存在不可并列化部分和可并列化部分。例如，如果1个CPU动作时的执行时间中有10［％］不可并列化部分，则即使有多个CPU，也受到不能并列动作的10［％］的部分的影响，从而无法发挥10倍以上的性能。

另一个是因为如果在进行并列处理时将一个处理分割而由多个CPU进行，则需要在跨CPU的处理之间进行同步、通信（在图23中，是同步／通信部分）。在利用2个以上CPU来执行的情况下，被追加在1个CPU的执行中不需要的同步、通信的处理。并且，在利用2个以上CPU执行的情况下，在一个CPU执行不可并列化部分的过程中其他CPU成为待机处理（待机部分）。

图24是表示并列化系统开销的影响例的说明图。在图表中，纵轴为性能，横轴为CPU数。这里，表示了在将运转CPU数为1时的性能设为1的情况下，通过运转CPU数的增加性能提高多少。这里的性能是处理时间。例如，如果处理时间从40［ms］变为20［ms］，则表示性能变为2倍。在图表中的理想值下，运转CPU数的增加与性能的增加成比例。然而，在图表中的实际性能下，运转CPU数越增加，则性能的提高越迟钝。

鉴于此，公知有一种对应用程序进行解析来确定各CPU的空闲时间，通过维持最高性能并变更利用DVFS向CPU提供的时钟的频率，来削减消耗电力的技术（以下称为“现有技术2”）（例如参照下述专利文献3）。例如，在现有技术2中有处理A、处理B、处理C这三个处理，由于处理C利用处理A与处理B的结果，所以若这两个处理不结束则无法开始。此时，当在基准频率下处理A以5秒结束，处理B以10秒结束时，即使由不同的CPU执行处理A和处理B，并使向执行处理A的CPU提供的执行处理A过程中的时钟的频率为基准频率的一半，处理C的开始时刻也不变。因此，通过DVFS能够削减消耗电力。

专利文献1:日本专利第3567354号公报

专利文献2:日本特开2005－85164号公报

专利文献3:日本特开2006－293768号公报

然而，在现有技术2中，当同时执行了多个应用程序时，由于不清楚空闲时间如何变化，所以存在无法变更时钟的频率的问题。另外，若以移动电话为例，则在利用者长时间写邮件的过程中等时性能不怎么重要，若考虑因跨处理器的同步、通信引起的系统开销，则存在不进行并列化反而效率高的可能性。然而，在现有技术2中没有考虑到这样的方面，由于想要最大限度利用全部的CPU来进行并列处理，所以如果使用现有技术2则存在消耗电力增加的问题。

发明内容

为了消除上述现有技术的问题点，本发明的目的在于，提供能够在确保一定以上的性能并使消耗电力减少的调度方法以及系统。另外，本发明的目的在于，提供一种能够容易地确定消耗电力最少的运转CPU数与时钟频率的组合、可缩短系统的设计期间的设计辅助方法。

为了解决上述课题而实现目的，根据本发明的一个方式，提出下述的调度方法以及系统：检测从第一处理向第二处理的变更，从存储器取得执行所述第二处理的CPU的数和动作频率，基于所述CPU的数来使运转中的CPU停止或者起动停止中的CPU，对执行所述第二处理的CPU分配所述动作频率。