[发明专利]架构优化器

权利要求书

1.一种自动生成用于利用用户代码所指定的定制集成电路即定制IC的处理器架构的方法，所述IC具有至少一个或多个时序制约和硬件制约，所述方法包括：

a.从所述用户代码的静态配置文件和动态配置文件提取用于定义所述处理器架构的参数；

b.使用架构优化器即AO，通过以层级方式改变所述处理器架构的一个或多个参数来迭代地优化所述处理器架构，直到满足了被表示为成本函数的所有时序制约和硬件制约为止；以及

c.将所生成的所述处理器架构综合为所述定制集成电路的计算机可读描述以用于半导体制造。

2.根据权利要求1所述的方法，其中，还包括：基于包括性能、成本和功率的预定标准来自动确定最佳计算机系统架构。

3.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有高效地实现所述用户代码所需的一个或多个类型的计算元素。

4.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有高效地实现所述用户代码所需数量的计算元素。

5.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有若干寄存器文件以及包括若干寄存器、寄存器的宽度、读取端口和写入端口的寄存器结构。

6.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有条件代码寄存器。

7.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有指令高速缓存、数据高速缓存和高速缓存层级。

8.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有单独针对指令高速缓存和数据高速缓存、行大小、溢出算法和填充算法的高速缓存机制。

9.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有各高速缓存的写回策略。

10.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有若干相对于存储器的读取端口和写入端口以及高速缓存和存储器之间的总线宽度。

11.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有高速缓存的层级以及包括共享或单独的指令高速缓存和数据高速缓存或者组合高速缓存的组织。

12.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有分成多个层级以降低成本并维持性能的高速缓存组织。

13.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有存储器层级，所述存储器层级是依据存储器大小、存储器映射方案、存取大小、若干读取/写入端口和宽度、以及存储器组织。

14.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有用于实现所述用户代码的指令集架构即ISA。

15.根据权利要求1所述的方法，其中，还包括：自动确定处理器层级架构，其中该处理器层级架构具有用于确保可用寄存器的最佳使用情况的调用规范。

16.根据权利要求1所述的方法，其中，所述处理器架构的优化包括改变指令集，其中该指令集的改变包括减少所需指令的数量并且对指令进行编码以改善指令解码速度并且改善指令存储器大小要求。

17.根据权利要求1所述的方法，其中，所述处理器架构的优化包括改变以下项目的一个或多个：寄存器文件端口、端口宽度、以及针对数据存储器的端口的数量。

18.根据权利要求1所述的方法，其中，所述处理器架构的优化包括改变以下项目的一个或多个：数据存储器大小、数据高速缓存预取策略、数据高速缓存替换策略、指令存储器大小、指令高速缓存预取策略、以及指令高速缓存替换策略。