[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及沟槽栅型的半导体装置及其制造方法。

背景技术

在功率电子设备中，作为控制向马达等负载的供电的开关元件，广泛使用IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）、MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管）等绝缘栅型半导体装置。作为功率控制用的纵型MOSFET的一种，有在半导体层中埋入（embed）栅电极而形成的沟槽栅型MOSFET（例如下述专利文献1、2）。一般，在沟槽栅型MOSFET中，高耐压化和低导通电阻化处于相互制约的关系。

另一方面，作为能够实现高耐压以及低损失的下一代的开关元件，使用了碳化硅（SiC）等宽能带隙半导体的MOSFET、IGBT等正受到关注，很有望能应用至处理1kV左右或者其以上的高电压的技术领域。作为宽能带隙半导体，除了SiC以外，例如还有氮化镓（GaN）系材料、金刚石等。

在使用了宽能带隙半导体的沟槽栅型MOSFET中，基区与漂移层之间的PN结中的雪崩电场强度与栅绝缘膜中使用的氧化硅膜的绝缘破坏电场强度等同。因此，在对MOSFET施加了高电压时，对埋入了栅电极的沟槽底部的栅绝缘膜施加最高的电场，在该部分有可能引起栅绝缘膜的绝缘破坏。

在专利文献1、2中，提出了分别在n沟道型的沟槽栅型MOSFET中，以保护栅电极的沟槽底部的栅绝缘膜为目的，在漂移层内的沟槽底部设置p型扩散层（保护扩散层）。保护扩散层发挥在MOSFET的截止时促进n型的漂移层的耗尽化、并且缓和向栅电极的沟槽底部的电场集中的作用。在专利文献1、2中，使保护扩散层与MOSFET的基区（体区域）电连接，固定保护扩散层的电位，从而使沟槽底部的电场集中进一步缓和。

例如，在专利文献1（图3）中，栅电极的沟槽形成为线状，在该沟槽的长度方向的端部的侧面，使低浓度的p型扩散层（p^--层）延伸，通过该p^--层而使沟槽底部的保护扩散层和上层的基区电连接。

另外，在专利文献2（图1、2）中，栅电极的沟槽形成为格子状，在栅电极的交叉部分，设置了贯通该栅电极而连接沟槽底部的保护扩散层和栅电极的上层的源电极的触点（contact）。保护扩散层通过该触点和源电极而与基区电连接。

但是，如果对高电压进行开关的MOSFET关断（TURN OFF），则漏极电压急剧上升（例如从0V变化为几百V）。在栅电极的沟槽底部具有保护扩散层的MOSFET中，如果漏极电压急剧上升，则经由保护扩散层与漂移层之间的寄生电容，位移电流流入保护扩散层。该位移电流由保护扩散层的面积和漏极电压（V）相对时间（t）的变动（dV/dt）决定（专利文献3）。

在如专利文献1、2那样保护扩散层与基区连接了的情况下，流入到了保护扩散层的位移电流向基区流入。此时，在保护扩散层与基区之间的电阻分量中产生电压降，这也成为引起栅绝缘膜的绝缘破坏的原因。

现有技术文献

专利文献

专利文献1：日本专利4453671号公报

专利文献2：日本特开2010-109221号公报

专利文献3：国际公开WO2010/073759号公报

发明内容

发明所要解决的技术问题

关于上述位移电流所引起的栅绝缘膜的破坏，能够通过减小保护扩散层与基区之间的电阻值来防止。但是，在专利文献1的MOSFET中，由于通过在线状的沟槽的长度方向的端部侧面延伸的p^--层，保护扩散层和基区连接，所以沟槽底部的保护扩散层的中心至基区的距离长。因此，保护扩散层与基区之间的电阻值变大。

另外，专利文献2的沟槽栅型MOSFET是用于连接保护扩散层和基区的触点贯通栅电极的结构，所以该触点的宽度必然地比栅电极的沟槽的宽度窄。因此，在为了增大电流密度而减小MOSFET单元的间距、即栅电极的沟槽的宽度的情况下，必须与其配合地使触点变细，保护扩散层与基区之间的电阻值变大。

本发明是为了解决以上那样的课题而完成的，其目的在于提供一种沟槽栅型的半导体装置及其制造方法，能够防止在关断时流入栅电极的沟槽底部的保护扩散层的位移电流所引起的栅绝缘膜的破坏，同时使栅电极的宽度变窄而使单元间距变窄。

解决技术问题的方案