[发明专利]高速内存系统

说明书

相关申请的交叉引用

本申请要求根据提交于2010年9月24日的第61/386,237号，名称为“High-Speed Memory System”的美国临时申请的优先权的利益，在此结合该临时申请的全部内容作为参考。

技术领域

本公开内容一般涉及通过外部主机装置和/或外部通信装置访问的存储系统。

背景技术

存储系统经常使用各种各样的方法和装置来接收入局数据（incoming data）和数据请求，并对那些请求进行处理以存储或重新取回数据。通常这样的存储系统受限于它们的带宽，这是因为它们的输入/输出端口数量有限，以及/或者因为该系统中存在瓶颈。出现这样的瓶颈可能是由于使用了相对较慢的数据总线，以及使用了复杂的转换或传输构架和/或协议。

据此，需要一种更有效、更高效且优化的高速内存系统。

发明内容

所公开的实施例涉及用于提供更有效、更高效和优化的高速内存系统的方法和设备。通常，一方面，所公开的实施例涉及具有高速串行通信的基于闪存的内存模块。这种基于闪存的内存模块包括：多个输入/输出（I/O）模块，每一个I/O模块被配置成通过一个或多个外部通信链路与外部装置通信；多个基于闪存的内存卡，每一个基于闪存的内存卡包括多个闪存式内存装置，每一个闪存式内存装置具有物理内存空间，其被划分成块，每一块进一步被划分成页面，每一个页面代表了可单独寻址的内存位置，内存操作在该位置上执行，在一个块组群中的多个这样的内存位置可同时被擦除，以及，多个纵横交换元件（crossbar switching element），每一个纵横交换元件被连接至基于闪存的内存卡中相应的一个内存卡上，并被配置成使得I/O模块中的每一个都与该相应的一个基于闪存的内存卡通信。每一个I/O模块都通过高速串行通信链路被连接至每一个纵横交换元件上，每一个高速串行通信链路使得每一个I/O模块都向每一个纵横交换元件发送代表命令、指令和/或数据的比特和从每一个纵横交换元件接收代表命令、指令和/或数据的比特，并且，每一个纵横交换元件都通过多个并行通信链路被连接至基于闪存的内存卡中相应的一个上，每一个并行通信链路将一个纵横交换元件连接至基于闪存的内存卡中的相应的一个内存卡的闪存式内存装置中的一个上。

通常，另一方面，所公开的实施例涉及可扩展高速内存。该可扩展高速内存包括：印刷电路板（PCB）；接口电路，其被安装在PCB上并被配置成使高速内存卡通过一个或多个高速串行通信链路从一个或多个外部装置接收代表指令、命令和/或数据的比特；多个内存装置，其被安装在PCB上，每一个内存装置具有物理内存空间，在其中执行内存操作，以及，控制器，其被安装在PCB上并被连接至接口电路和多个内存装置，该控制器被配置成控制接口电路和每一个内存装置之间的通信以执行这些内存操作。接口电路通过多个高速串行通信线被连接至控制器，每一个高速串行通信线对应于高速串行通信链路中的一个，并且该控制器通过预定数量的并行通信线被连接至多个内存装置，该控制器被配置成将来自高速串行通信链路的代表命令、指令和/或数据的比特从串行格式转换成并行格式。