[发明专利]具有分开的数据总线和消息总线的IC集群处理设备

说明书

技术领域

本公开总体涉及处理器，并更具体地涉及处理集群。

背景技术

图1是描绘多内核系统(范围从2个到16个内核)的执行速率的加速比与并行开销的关系的图示，其中加速比是单个处理器执行时间除以并行处理器执行时间。可以看出，并行开销必须接近于零，以从大量内核获得显著益处。但是，由于如果并行程序之间存在任何交互，则开销往往非常高，因此通常难以高效使用多于一个或两个处理器来进行任何事情，除了完全分离的程序。因此，有必要改进处理集群。

发明内容

因此，本公开实施例提供了一种用于在具有预定深度流水线的处理器(808-1至808-N，1410，1408)上从第一上下文切换到第二上下文的方法。所述方法特征在于：在处理器(4324，4326，5414，7610)上执行第一上下文中的第一任务，使得第一任务穿越所述流水线；通过改变处理器(808-1至808-N，1410，1408)的切换引线(force_pcz，force_ctxz)上的信号状态，使切换引线(force_pcz，force_ctxz)有效，以此调用上下文切换；从保存/恢复存储器(4324，4326，5414，7610)中读取用于第二任务的第二上下文；将用于第二任务的第二上下文经由输入引线(new_ctx，new_pc)提供给处理器(808-1至808-N，1410，1408)；摄取对应于第二任务的指令；在处理器(808-1至808-N，1410，1408)上执行第二上下文中的第二任务；以及在第一任务已穿越流水线到其预定的流水线深度之后，使处理器(808-1至808-N，1410，1408)上的保存/恢复引线(cmem_wrz)有效。

附图说明

图1是多内核加速比参数的图示；

图2是根据本公开实施例的系统的图示；

图3是根据本公开实施例的SOC的图示；

图4是根据本公开实施例的并行处理集群的图示；

图5是处理集群中的一部分节点或计算元件的图示。

图6是全局加载/存储(GLS)单元的示例的图示；

图7是共享功能存储器(function-memory)的方框图；

图8是描绘上下文命名的图示；

图9是在示例系统上执行应用程序的图示；

图10是在示例系统上执行应用程序时抢占(pre-emption)示例的图示；

图11-13是任务切换的示例；

图14是节点处理器或RISC处理器的更详细的图示；

图15和图16是用于节点处理器或RISC处理器的部分流水线的示例的图示；以及

图17是零周期上下文切换的示例的图示。

具体实施方式

图2中示出了执行并行处理的SOC的应用的示例。在该示例中，示出了成像设备1250，并且该成像器件1250(其可以例如是移动电话或摄像机)一般包括图像传感器1252、SOC 1300、动态随机存取存储器(DRAM)1254、闪存1256、显示器1526以及电源管理集成电路(PMIC)1260。在操作中，图像传感器1252能够捕获图像信息(其可以是静止图像或视频)，该图像信息可以由SOC 1300和DRAM 1254处理，并且存储在非易失性存储器中(即闪存1256)。此外，存储在闪存1256中的图像信息也可以通过使用SOC 1300和DRAM 1254显示在显示器1258上给用户。同样，成像设备1250常常是便携式的，并且包括电池作为电源；PMIC 1260(其可以由SOC 1300控制)可以帮助调节电源使用，从而延长电池寿命。