[发明专利]具有无边界接触的取代金属栅极

说明书

技术领域

本发明总体上涉及半导体器件制造领域，并且具体地涉及形成具有无边界(borderless)接触的取代金属栅极的方法。

背景技术

在半导体器件制造领域中，一般通过常称为前端线(FEOL)技术的过程制造或者制作例如比如晶体管的有源半导体器件。晶体管例如可以是场效应晶体管(FET)，并且可以更具体为互补金属氧化物半导体(CMOS)FET。FET也可以是p型掺杂剂掺杂的PFET或者n型掺杂剂掺杂的NFET。近来，已经由于高k金属栅极(HKMG)半导体晶体管较常规的基于多晶硅的CMOS-FET而言的优良性能而引入它们。此外，已经开发取代金属栅极(RMG)过程以进一步提高HKMG晶体管的性能。

一般地，在形成晶体管的结构之后，形成用以连接到晶体管的源极、漏极和/或栅极的导电接触以使晶体管具有完善的功能。随着集成电路装置中的器件尺度持续按比例缩减，用于形成对应接触的有效面积也变得越来越小。作为结果，一般需要更少有效面积并且已经在动态随机存取存储器(DRAM)中暂时使用的与栅极无边界的接触正在融入比如晶体管的逻辑结构中。

如本领域所知，为了形成用于通过非取代金属栅极(非RMG)过程制造的晶体管的无边界接触，通常在沉积层间电介质之前形成或者沉积HfO₂层或者其他类型的高度地耐受RIE(反应离子蚀刻)的蚀刻停止层以覆盖晶体管的栅层叠。然后在蚀刻停止层旁边形成金属接触以与栅极无边界。然而，尽管证实上述方式对于各种非RMG过程制成的晶体管可行，但是在试图向RMG过程中集成上述方式时已经遇到技术困难。具体而言，在应用上述方式以在RMG过程中形成无边界接触时，在栅极旁边形成的间隔物的顶部分在RMG过程期间、特别是在用来打开栅极区域以便去除其中的虚置栅极(dummy gate)的抛光步骤期间将不可避免受损。

例如，图11示范性地图示在如本领域已知的形成用于晶体管的无边界接触的过程期间的半导体结构。更具体而言，在形成晶体管1100的过程期间，可以首先在半导体衬底1102上面形成诸如金属栅极1101的栅层叠。可以与金属栅极1101相邻在其侧壁处形成诸如氮化物间隔物1103的间隔物。在衬底1102中在氮化物间隔物1103旁边的源极和漏极区1104中形成硅化物后，可以沉积HfO₂层1105或者其他类型的蚀刻停止层以覆盖金属栅极1101和间隔物1103二者。接着，如本领域所知，沉积电介质层1106以覆盖源极和漏极区1104以及金属栅极1101，并且随后在电介质层1106内部产生接触孔或者通孔(未示出)。可以借助蚀刻停止层1105的蚀刻选择性，可以恰在蚀刻停止层1105旁边形成接触孔并且与蚀刻停止层1105相接。最后，可以通过用适当导电或者金属材料填充接触孔然后针对晶体管1100形成无边界接触。

然而，在非RMG过程中常用的上述方式不可直接应用于RMG过程或者不容易与RMG过程组合。例如，在RMG过程中，如图11中所示的金属栅极1101可以是需要去除、然后用相同或者其他适当金属材料取代或者重新形成的图12中所示虚置栅极1201。虚置栅极1201可以由金属或者多晶硅或者其他材料制成。为了执行虚置栅极1201的取代，在图11中所示步骤之后，将通过例如通过化学机械抛光(CMP)过程去除虚置栅极1201的顶部分来打开栅极区域以暴露虚置栅极1201。遗憾的是，去除和暴露虚置栅极1201的过程可能同时去除与虚置栅极1201相邻的间隔物1103的顶部分从而产生使间隔物1203也被暴露而未覆盖蚀刻停止层1105的顶表面1207。在形成用来产生接触孔的取代金属栅极之后，暴露的间隔物1103易受后续反应离子蚀刻(RIE)过程影响。因此，可能需要形成需要与取代栅极过程兼容的附加保护层以便覆盖和保护间隔物1103。在某些情形中，无边界接触甚至有可能用上述RMG过程也不可能实现。

发明内容

本发明的实施例提供一种形成具有取代金属栅极的半导体结构(比如场效应晶体管)的方法。该方法可以包括：在衬底上面形成栅极和与栅极的侧壁相邻的间隔物；降低间隔物的高度以暴露栅极的侧壁的上部分；沉积覆盖高度降低的间隔物和栅极的侧壁的暴露的上部分的蚀刻停止层；在间隔物上方的层级并且在侧壁的上部分内产生开口以从栅极的顶部暴露栅极；以及从开口去除栅极的现有栅极材料并且用新栅极材料取代以形成取代栅极。