[发明专利]解码装置及解码方法

说明书

技术领域

本发明涉及解码技术，尤其涉及对被进行了基于LDPC的编码的数据进行解码的解码装置及解码方法。

背景技术

近年，作为在低S/N的传输路径中也具有强力的纠错能力的纠错码，LDPC（Low Density Parity Check Code:低密度奇偶校验码）备受关注，并已适用在多个领域中。在LDPC中的发送侧，通过基于稀疏校验矩阵而生成的编码矩阵来编码数据。在此，所谓稀疏校验矩阵，是由元素1或元素0构成的矩阵、是1的数量较少的矩阵。另一方面，在接收侧，基于校验矩阵进行数据的解码和奇偶校验。特别地，解码性能通过BP（Belief Propagation：置信传播）法等的迭代解码而提高。

在此解码中，反复执行在校验矩阵的行方向上进行解码的校验节点处理和在列方向上解码的变量节点处理。作为校验节点处理中的一种，已知有使用Gallager函数、双曲函数的sum－product（和乘积）解码。在sum－product解码中，将基于传输路径噪声的方差而求出的信道值作为估计值（prior value）来使用。使sum-product解码简略化后的解码方法是min-sum（最小和）解码。min-sum解码能够不使用复杂的函数，而仅以比较运算、和运算等简单的处理来执行校验节点处理。此外，min-sum解码不需要信道值，故为使处理简略化、高速化而已被广泛使用。为缩小min-sum解码的电路规模，已提出有使用校验矩阵的各行的估计值比（prior value ratio）的最小值与次小值（例如参照专利文献1）的方案。

〔在先技术文献〕

〔专利文献〕

〔专利文献1〕日本特开2010-28408号公报

发明内容

〔发明所要解决的课题〕

导出校验矩阵的各行的估计值比的最小值的处理可通过非常简单的电路来实现。为导出次小值，需要在导出最小值后再次探索最小值，或者具备2个存储器，一边将两者的值与输入值比较，一边进行存储器的替换处理，电路会变得复杂。为此，要求减少min-sum解码中的运算量。

本发明是鉴于这样的状况而研发的，其目的在于提供一种减少min-sum解码中的运算量的技术。

〔用于解决课题的手段〕

为解决上述课题，本发明的一个方案的解码装置包括：输入部，输入被进行了LDPC编码的数据；以及解码部，通过对在输入部中输入的数据执行min-sum算法，来交替执行基于估计值比使外部值比更新的校验节点处理和基于外部值比使估计值比更新的变量节点处理。解码部包括：初始化部，在开始LDPC编码的校验矩阵中的各行的校验节点处理之前，导出处理对象行所包含的估计值比的符号总积；导出部，针对处理对象行中的一个外部值比，基于该外部值比的更新中未使用的估计值比的符号、和在初始化部中导出的符号总积，来导出符号；以及更新部，使用在导出部中导出的符号来更新处理对象行中的一个外部值比。

根据该方案，在开始各行的校验节点处理之前，预先导出处理对象行所包含的估计值比的符号总积，将符号总积使用于各外部值比的导出，故能够减少运算量。

初始化部确定处理对象行所包含的估计值比的绝对值的最小值，并确定配置有所确定的估计值比的绝对值的最小值的列，在配置有未使用于外部值比的更新的估计值比的列与在初始化部所确定的列不同的情况下，导出部可以使更新部使用在初始化部中确定的估计值比的绝对值的最小值。此时，将预先确定的估计值比的绝对值的最小值使用于外部值比的更新，故能够省略估计值比的绝对值的最小值的导出。

本发明的另一方案是解码装置。该装置包括：输入部，输入被进行了LDPC编码的数据；以及解码部，通过对在输入部中输入的数据执行min-sum算法，来交替执行基于估计值比使外部值比更新的校验节点处理和基于外部值比使估计值比更新的变量节点处理。解码部包括：初始化部，在开始LDPC编码的校验矩阵中的各行的校验节点处理之前，确定处理对象行所包含的估计值比的绝对值的最小值，并确定配置有所确定的估计值比的绝对值的最小值的列；导出部，针对处理对象行中的一个外部值比，在配置有该外部值比的更新中未使用的估计值比的列与在初始化部中确定的列相同的情况下，导出在初始化部中确定的估计值比的绝对值的最小值以外的值；以及更新部，使用在导出部中导出的值来更新处理对象行中的一个外部值比。在配置有外部值比的更新中未使用的估计值比的列与在初始化部中确定的列不同的情况下，导出部使更新部使用在初始化部中确定的估计值比的绝对值的最小值。