[发明专利]基于指令的类型和内容的处理器功率管理

权利要求书

1.一种处理器，包括：

预取缓冲器，用于存储多个宏指令；

时钟电路，用于为所述处理器中的至少多个单元提供振荡时钟信号；

宏指令译码逻辑，用于确定从所述预取缓冲器中获取的每一个宏指令的类型；

响应于对所述多个宏指令中的第一宏指令的类型的确定，时钟管理单元用于使所述振荡时钟信号在进入所述处理器中的没有用于对所述第一宏指令进行操作的多个单元中的至少一个单元的至少一个时钟周期保持在稳定状态；以及

所述多个单元中的第一指令译码器单元，用于将所述第一宏指令译码成一个或多个操作码。

2.根据权利要求1所述的处理器，还包括：

所述第一指令译码器单元，包括：

所述多个单元中的第一可编程逻辑阵列（PLA）单元，用于对从所述预取缓冲器获取的产生一个字节的操作码的宏指令进行译码；

所述多个单元中的第二PLA单元，用于对从所述预取缓冲器获取的产生两字节的操作码的宏指令进行译码；以及

所述多个单元中的第三PLA单元，用于对从所述预取缓冲器获取的产生三字节的操作码的宏指令进行译码；

所述宏指令译码逻辑，用于确定从所述第一宏指令产生的操作码的字节长度；

所述时钟管理电路，用于使所述振荡时钟信号在进入不对所确定的字节长度的宏指令进行译码的所述第一PLA、所述第二PLA和所述第三PLA中的任何一个的至少一个时钟周期保持在稳定状态。

3.根据权利要求1所述的处理器，还包括：

所述时钟管理电路，用于响应于确定所述第一宏指令的类型不是分支指令，使所述振荡时钟信号在进入所述多个单元中的分支地址计算单元的至少一个时钟周期保持在稳定状态。

4.根据权利要求1所述的处理器，还包括：

所述宏指令译码逻辑，用于：

确定所述第一宏指令是否包括一个或多个位移字节；以及

响应于所述第一宏指令不具有任何位移字节，将所述第一宏指令中的位移字节字段清零。

5.根据权利要求1所述的处理器，还包括：

所述宏指令译码逻辑，用于：

确定所述第一宏指令是否包括立即操作数；以及

响应于所述第一宏指令不具有立即操作数，将所述第一宏指令中的立即操作数字段清零。

6.根据权利要求1所述的处理器，还包括：

所述多个单元中的第二指令译码器单元；

所述宏指令译码逻辑，用于：

确定所述多个宏指令中的第二宏指令是否无效，其中，所述第一宏指令在第一时钟周期进入所述第一指令译码器单元，所述第二宏指令在所述第一时钟周期进入所述第二指令译码器单元；以及

所述功率管理电路，用于响应于确定所述第二宏指令无效，使所述振荡时钟信号在进入所述第二指令译码器单元的至少一个时钟周期保持在稳定状态。

7.根据权利要求1所述的处理器，还包括：

浮点微操作跟踪器，用于：

在从所述预取缓冲器获取相对应的浮点宏指令的时间到浮点微操作的引退时间，对所述浮点微操作进行跟踪，其中，所述浮点微操作与所述多个宏指令中的浮点宏指令相对应；以及

设置浮点管道清除标志，其指示：当设置时，没有浮点微操作当前正被跟踪；以及

所述功率管理电路，用于响应于所述浮点管道清除标志被设置，使所述振荡时钟信号在进入所述多个单元中的浮点单元的至少一个时钟周期保持在稳定状态。

8.一种方法，包括：

在预取缓冲器中存储多个宏指令；

为处理器中的至少多个单元提供振荡时钟信号；

确定从所述预取缓冲器中获取的每一个宏指令的类型；

响应于对所述多个宏指令中的第一宏指令的类型的确定，使所述振荡时钟信号在进入所述处理器中的没有用于对所述第一宏指令进行操作的多个单元中的至少一个单元时，停留在稳定状态；以及

将所述第一宏指令译码成一个或多个操作码。