[发明专利]智能存储器

说明书

相关申请案的交叉参考

本发明要求2011年8月15日由威廉姆·林奇（William Lynch）等人递交的发明名称为“智能存储器（Smart Memory）”的第13/209,794号美国非临时专利申请案的在先申请优先权，所述第13/209,794号美国非临时专利申请案要求2010年8月24日由威廉姆·林奇等人递交的发明名称为“智能存储器”的第61/376,565号临时专利申请案的在先申请优先权，两个在先申请的内容以引入的方式并入本文本中。

关于由联邦政府赞助的研究或开发的声明

不适用。

参考缩微胶片附录

不适用。

技术领域

无

背景技术

许多包处理应用均涉及数据流，所述数据流包括一系列存储参量以及根据每个参量进行的适量计算。此类应用包括，例如，前缀匹配、有限自动机等，在所述应用中重复进行以下事项：读取存储器中的各个位置；处理数据；以及在某些情况下回写新数据。相对较大的数据结构在包速率较高时，可能需要数百兆字节（Mbytes）的存储器，以及每秒数十亿个存储参量。通常情况下，商品性存储器供应商会针对个人计算机（PC）和服务器业务来优化存储器针脚以及存储输入/输出（I/O），这种优化会降低使用这些存储器的网络系统的性能。包速率和网络中的功能数量均不断增加，因此需要越来越多的带宽。高性能系统因存储器和互连/接口带宽方面的压力而面临挑战。

发明内容

在一项实施例中，本发明公开一种装置，所述装置包括：存储装置，其包括多个存储块（memory tile），每个存储块包括存储区块（memory block）和处理元件；以及互连网络，其耦接到所述存储装置，并用于使存储块相互连接，其中所述处理元件用于执行至少一个包处理功能（packet processing feature），以及其中所述互连网络用于促进存储块之间的通信。

在另一项实施例中，本发明公开一种网络部件，所述网络部件包括：接收器，用于接收网络数据；逻辑单元，用于转换网络数据，以便进行合适的确定性存储器缓存和处理（deterministic memory caching and processing）；串行I/O接口，用于以串行方式转发已转换的网络数据；存储器，其包括多个存储块，用于存储和处理来自所述串行I/O接口的已转换的网络数据；以及发射器，用于转发来自所述串行I/O接口的已处理的网络数据。

在第三方面，本发明公开一种网络部件实施方法，包括：接收多个包；对包数据进行串行化；将串行化包数据（serialized packets data）转发到存储块组，其中每个存储块均包括存储区块和处理元件；缓存串行化包数据，从而按顺序在每个存储块的存储区块中进行处理；按同一顺序在每个存储块的处理元件中处理已缓存的串行化包数据；以及在完成处理后，发送已处理的包数据。

结合附图和所附权利要求书所进行的以下详细描述将有助于更清楚地了解本发明的这些和其他特征。

附图说明

为了更透彻地理解本发明，现参阅结合附图和具体实施方式而描述的以下简要说明，其中的相同参考标号表示相同部分。

图1是智能存储结构的一项实施例的示意图。

图2是智能存储块（memory tile）的一项实施例的示意图。

图3是智能存储器数据处理方法的一项实施例的流程图。

图4是网络单元的一项实施例的示意图。

图5是通用计算机系统的一项实施例的示意图。

具体实施方式

首先应理解，尽管下文提供一项或多项实施例的说明性实施方案，但所公开的系统和/或方法可使用任何数目的技术来实施，无论该技术是当前已知还是现有的。本发明决不应限于下文所说明的说明性实施方案、附图和技术，包括本文所说明并描述的示例性设计和实施方案，而是可在所附权利要求书的范围以及其等效物的完整范围内修改。