[发明专利]MRAM装置和与逻辑集成兼容的集成技术

说明书

技术领域

所揭示的实施例是针对磁阻式随机存取存储器(MRAM)单元。更具体来说，示范性实施例是针对磁性隧道结(MTJ)存储元件以及将MTJ存储元件与MRAM单元的逻辑集成相集成的方法。

背景技术

磁阻式随机存取存储器(MRAM)是使用磁性元件的非易失性存储器技术。举例来说，自旋转移力矩磁阻式随机存取存储器(STT-MRAM)使用电子，所述电子在穿过一薄膜(自旋滤波器)时变为自旋极化。STT-MRAM也称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(自旋RAM)以及自旋动量转移(SMT-RAM)。

图1说明常规STT-MRAM位单元100。STT-MRAM位单元100包含磁性隧道结(MTJ)存储元件105(也称为“MTJ堆叠”)、晶体管101、位线102和字线103。MTJ堆叠例如由钉扎层124和自由层120形成，钉扎层124和自由层120中的每一者可保持磁矩或极化，且由绝缘隧穿势垒层122分离。在MTJ堆叠中常规上存在反铁磁(AFM)层和盖层(未图示)。AFM层用以固定钉扎层的磁矩。盖层用作MTJ与金属互连件之间的缓冲层。可通过在特定方向上施加电流以使得钉扎层和自由层的极性大体上对准或相反来反转自由层的极化。穿过MTJ的电路径的电阻取决于钉扎层和自由层的极化的对准而变化。如已知的那样，此电阻变化可用以对位单元100进行编程和读取。STT-MRAM位单元100还包含源极线104、读出放大器108、读取/写入电路106和位线参考107。所属领域的技术人员将了解如此项技术中已知的存储器单元100的操作和构造。

在存储器装置的开发中，MRAM单元通常与各种其它逻辑门和例如晶体管、电容器、金属线等电子组件集成。因此，希望制造MTJ元件的工艺保持与集成电路的制造所固有的限制相容。然而，众所周知，半导体技术缩放在集成电路制造中涉及的所有组件上不是均匀的。举例来说，垂直互联存取(通常称为“通孔”)的金属线宽度和大小从一代到下一代缩放大约70％。然而，金属层间电介质(IMD)厚度缩放比70％小得多，因为扩散盖层无法如此快地缩放。因此，电容器以慢得多的速度缩减。更具体来说，MTJ单元的高度的缩减甚至更慢，且与集成电路中的其它电子组件相比，缩放在现有技术水平下几乎是不存在的。

不同组件的缩放的不成比例的速度带来了集成电路设计和制造中的各种挑战。关于涉及MRAM单元的使用的电路，存在与具有相对不改变的MRAM大小的快速缩小到电子组件的集成相关联的许多问题。为了本文论述的目的，将并非MRAM单元的一部分的例如晶体管、金属线、电容器、通孔等电子组件大体上称为“逻辑元件”，且将其集成工艺称为“逻辑工艺”。将MRAM元件的集成工艺大体上称为“MRAM工艺”。希望MRAM工艺与相关的逻辑工艺兼容。因此，将MRAM工艺嵌入逻辑工艺流程中将是有益的。

图2中说明包含至少一个MRAM单元的存储器装置的横截面图。展示特定装置层“x”、下方的层“x-1”和上方的层“x+1”的元件。并置地说明逻辑元件和MRAM组件。逻辑元件大体上由分别在层x和x-1中的金属线M′x/Mx和M′x-1/Mx-1、层x中的通孔V′x、层x中的绝缘层Cap1x和Cap2x以及层x+1中的绝缘层Cap1x+1和Cap2x+1表示。MRAM组件包括形成于顶部电极(TE)与底部电极(BE)之间的MTJ堆叠(例如MTJ105)、分别在层x和x-1中的金属线Mx和Mx-1(例如组成位线102和源极线104)、金属间电介质层IMDx和IMDx-1、层x中的通孔Vx，以及层x中的绝缘层Cap1x和Cap2x和层x+1中的绝缘层Cap1x+1和Cap2x+1。绝缘盖层用作用于金属线的扩散势垒层。各种盖层可由已知绝缘体形成，例如由例如SiC、SiN膜和类似物等材料形成。此外将了解，常规的材料和处理技术可用于本文讨论的各种逻辑、金属和IMD元件。

继续参见图2，L2表示包含底部电极BE、MTJ堆叠和顶部电极TE的MRAM单元的高度。大体上，邻近层中的金属线之间的垂直距离是可用于形成MRAM单元的最大空间。因此，层x中的MRAM单元必须包含在金属线Mx和Mx-1内。然而，如图2所示，此可用的垂直空间还由例如通孔、绝缘层和共同IMD层等元件共享。考虑到由这些元件消耗的垂直空间，L1表示可用于MRAM单元的金属层之间的有效垂直空间。技术缩放的趋势揭示了层之间的垂直空间正在快速缩小。然而，如上所述，盖层的厚度并未以相同速度缩减且缩放速度较慢。此外，如所说明，可利用双层绝缘结构以便平衡由底部电极BE引入的机械应力，从而对可用空间施加另外的限制。