[发明专利]时间检测电路、AD转换器以及固体摄像装置

说明书

技术领域

本发明涉及时间检测电路以及使用该时间检测电路的AD转换器和固体摄像装置。

本申请基于2010年8月6日在日本申请的特愿2010-177756号主张优先权，在此援引其内容。

背景技术

作为现有的时间检测电路的一例，已知有图8所示的结构（例如参照专利文献1、2）。首先，对图8的时间检测电路的结构以及动作进行说明。

图8示出了现有例的时间检测电路的结构。图8所示的时间检测电路由延迟部30、比较部31、锁存部33以及计数部34构成。延迟部30具有使输入信号延迟后输出的多个延迟单元DU[0]～DU[7]。向开头的延迟单元DU[0]输入起始脉冲（=StartP）。比较部31具有电压比较器，该电压比较器被输入作为时间检测对象的模拟信号Signal和随着时间的经过而减少的斜波Ramp，并输出表示模拟信号Signal与斜波Ramp的比较结果的信号。锁存部33具有对延迟部30的输出CK0～CK7的逻辑状态进行锁存的锁存电路D_0～D_7。计数部34具有根据来自延迟部30的输出CK7进行计数的计数电路。

在比较部31中，生成与模拟信号Signal的振幅对应的时间间隔（时间轴方向的大小）。缓冲电路是使输入信号反转后输出的反转缓冲电路。在此，为了便于理解本说明书中的说明而采用了反转缓冲电路的结构。

在缓冲电路的输出Hold为高电平时，构成锁存部33的锁存电路D_0～D_7处于有效（enable）状态，按原样输出延迟单元DU[0]～DU[7]的输出CK0～CK7。此外，在缓冲电路的输出Hold从高电平转变为低电平时，锁存电路D_0～D_7成为无效（disable）状态，对与此时的延迟单元DU[0]～DU[7]的输出CK0～CK7对应的逻辑状态进行锁存。

控制信号RST是用于进行构成计数部34的计数电路的复位动作的信号。另外，虽然没有明示对计数部34的计数结果的逻辑状态进行锁存的计数锁存电路，但通过使用具有锁存功能的计数电路，计数电路兼用作计数锁存电路。

接着，对现有例的动作进行说明。图9示出了现有例的时间检测电路的动作。

首先，在与比较部31的比较开始相关的定时（第一定时），向延迟部30输入周期与延迟部30的延迟时间大致一致的时钟作为起始脉冲（=StartP）。由此，延迟部30开始进行动作。构成延迟部30的延迟单元DU[0]使起始脉冲（=StartP）反转和延迟后输出为输出CK0，构成延迟部30的延迟单元DU[0]～DU[7]分别使前级的延迟单元的输出反转和延迟后输出为输出CK1～CK7。延迟单元DU[0]～DU[7]的输出CK0～CK7被输入到锁存部33的锁存电路D_0～D_7。由于缓冲电路的输出Hold为高电平，所以锁存电路D_0～D_7为有效状态，按原样输出延迟单元DU[0]～DU[7]的输出CK0～CK7。

计数部34根据作为锁存部33的锁存电路D7的输出Q7而输出的延迟部30的输出CK7进行计数动作。在该计数动作中，通过输出CK7的上升或下降，计数值增加或减少。在模拟信号Signal和斜波Ramp大致一致的定时（第二定时）输出C0反转。在缓冲电路中对比较部31的输出C0进行缓冲之后（第三定时），缓冲电路的输出Hold成为低电平。

由此，锁存电路D_0～D_7成为无效状态。此时，与延迟单元DU[0]～DU[7]的输出CK0～CK7对应的逻辑状态被锁存电路D_0～D_7锁存。

通过锁存电路D_7停止动作，由此，计数部34对计数值进行锁存。根据锁存部33锁存的逻辑状态和计数部34锁存的计数值，得到与模拟信号Signal对应的数据。

根据上述现有例的时间检测电路，能够得到与时间间隔对应的数据。即、能够检测与时间间隔对应的时间。

也可以利用上述的时间检测电路，构成将模拟信号转换为数字信号的AD转换器。

现有技术文献

专利文献

专利文献1：日本特开2009-38726号公报

专利文献2：日本特开2009-38781号公报

发明内容

发明所要解决的课题

在上述现有的时间检测电路中，由于构成锁存部33的锁存电路D_0～D_6在时间间隔的期间动作，所以锁存部33所消耗的电流值变大，很难减少时间检测电路的消耗电流。