[发明专利]用于填充半导体材料本体中深沟槽的工艺以及根据相同工艺所得的半导体器件

说明书

技术领域

本发明涉及一种用于填充由半导体材料制成的本体中的深沟槽的工艺，并涉及一种根据相同工艺所得的半导体器件。具体而言，本公开在并非暗示丧失普遍性的前提下明确引用电荷平衡类型的半导体功率器件(例如二极管、MOSFET、IGBT、或双极晶体管)。

背景技术

如所知地，近年来开发出各种技术方案以提高半导体功率器件的效率，尤其是在提高对应的击穿电压和减小对应的输出电阻方面。

例如，U.S.US 6,586,798、US 6,228,719、US 6,300,171和US 6,404,010中公开的垂直导电半导体功率器件，其中，在形成具有给定导电类型的漏极区(例如N型导电性)的外延层内，提供相反导电性(例如P型导电性)的柱状结构。该柱状结构的掺杂剂浓度使得以如下方式平衡外延层的电荷量：产生基本的电荷平衡(所谓的多漏极(MD)技术或超结(SJ)技术)。

这种电荷平衡使得能够得到高的击穿电压，如图1中图表所示，其突出显示了半导体器件的击穿电压(BV)值在与漏极层中完美电荷平衡对应的点处具有最大值(Nd代表N型的掺杂剂类的浓度，而Na代表P型的掺杂剂类的浓度)。此外，外延层的高浓度使得能够得到低输出电阻(并且因此得到低的传导损失)。

柱形结构的制造可以构思外延层生长步骤的序列，以N型为例，每一步之后为注入相反类型的掺杂剂的步骤，在这种情况下该相反类型是P型。堆叠注入区以便形成柱状结构。接下来，为了使由注入和外延生长交替构成的柱状结构连续，需要增加该器件的热预算。最终，功率器件的本体区域以如下方式被提供为与柱状结构相接触：柱状结构构成本体区域的在漏极区内的延伸。

该技术的演变导致了构成器件的基础带(elementary strip)的密度的渐进增加，以进一步增加外延层的电荷浓度并得到对于给定的相同击穿电压(与柱状结构的高度基本上关联)具有更小输出电阻的器件。然而另一方面，基础带密度的上升导致了外延生长步骤数的对应增加(高达甚至大于十的数字)和所得器件的热预算的增加，并且因此增加了涉及的制造成本和时间以及缺陷(其与外延生长的步骤有内在联系)。

用于制造电荷平衡的柱状结构的可替换的技术因此得以发展，其具体构思了在半导体材料晶片的表面部分中的深沟槽形成，例如通过对应的外延层，和随后以适当掺杂的半导体材料来填充相同的沟槽以得到电荷平衡。

例如，提出了技术方案，其中经由以下列步骤填充沟槽：半导体材料的非选择性外延生长的步骤，交替地以各别并且分离的步骤蚀刻表面生长部分(所谓的“多步工艺”)。

整体上，所述的用于制造具有电荷平衡结构的功率器件的技术方案在复杂性和制造成本方面以及在得到真正的电荷平衡方面(例如，由于电荷空间分布的差的均匀性或者由于剩余缺陷的存在，尤其是在填充沟槽时的空隙)并未被证明是总体满意的。

具体而言，深沟槽的外延填充的步骤被证明是至关重要的，特别在相同的沟槽具有高的纵横比或形状系数(即深度和宽度之间的高比率)的情况下。

实际上，如图2所突出显示的那样，由于反应气体浓度随着深度而降低，因此外延生长的速率(V_growth)随着沟槽中深度越深和与半导体材料晶片表面的距离越远而降低。因此，表面处沟槽的侧壁生长前沿可能在沟槽自己的填充完毕之前相接触；一旦填充工艺完成，则空隙可能因而留在已被填充的沟槽内部。这些空隙在一些情况下具有可能甚至大的和与相同沟槽的宽度相当的尺寸。

这些空隙的存在，以及已填充的沟槽中的一般剩余缺陷可以危害所得的半导体器件的电学特性，例如反向偏置区中的电学特性。

发明公开

本发明的目的因此是全部或者部分解决之前所突出示出的问题，并且具体地在于提供一种制造工艺，该制造工艺将使得能够得到具有改良电学特性的器件，并且将有好的生产简易性和受控的制造成本。

因此，根据本发明，基本如附加的权利要求书所限定地提供了一种用于制造半导体器件的工艺以及一种对应的半导体器件。

附图说明

为了更好得理解本发明，现在仅通过非限制性示例并且参考所附附图来描述本发明的优选的实施例，其中：

图1和图2示出了关于半导体器件和常规类型的制造工艺的电学量和物理量的图表；

图3a-图3g示出了根据本发明的一种实施例的在用于填充深沟槽的工艺期间由半导体材料制成的本体的示意截面图；