[发明专利]半导体器件

说明书

技术领域

本发明的一个方式涉及一种利用半导体元件的半导体器件及其制造方法。

背景技术

利用半导体元件的存储器件可以粗分为如果没有电力供给存储数据就丢失的易失性存储器件和即使没有电力供给也保持存储数据的非易失性存储器件。

易失性存储器件的典型例子是DRAM（动态随机存取存储器）。DRAM以选择存储元件所包括的晶体管并将电荷储存在电容器中的方式来储存信息。

当从DRAM读取数据时电容器中的电荷丢失；由此，每次读出数据时都需要另一个写入操作。另外，因为存储元件中包括的晶体管在截止状态下具有源极和漏极之间的泄漏电流（即截止状态电流）等，所以即使晶体管尚未被选择电荷也会流出或流入电容器，由此数据的保持期间较短。为此，需要按预定的间隔进行另一写入操作（刷新操作），由此，难以充分降低功耗。另外，因为如果没有电力供给存储数据就丢失，所以需要利用磁性材料或光学材料的附加存储器件以便于长时间地保持数据。

易失性存储器件的另一个例子是SRAM（静态随机存取存储器）。SRAM通过使用诸如触发器等的电路保持存储数据，而不需要进行刷新操作。这意味着SRAM具有优于DRAM的优点。但是，因为使用诸如触发器等的电路，所以每存储容量的成本上升。另外，与DRAM中一样，如果没有电力供给SRAM中的存储数据就丢失。

非易失性存储器件的典型例子是闪存。闪存包括晶体管的栅电极和沟道形成区之间的浮动栅，并且通过在该浮动栅中保持电荷而存储数据。因此，闪存具有的优点在于数据保持时间极长（几乎是永久的）且并不需要进行易失性存储器件所需要的刷新操作（例如，参照专利文献1）。

但是，存储元件所包括的栅极绝缘层因写入时产生的隧道电流发生劣化，从而在预定次数的写入操作之后存储元件停止其功能。为了缓和上述问题的不利影响，例如，采用使每个存储元件的写入次数均等的方法，但是在该情形中需要具有复杂的外围电路。另外，采用这种方法不能解决使用寿命的根本问题。也就是说，闪存不合适数据频繁改写的应用。

另外，闪存需要高电压来在浮动栅保持电荷或者去除该电荷，并且用于生成高电压的电路也是必要的。再者，电荷的保持或去除需要相对较长的时间，从而难以提高写入和擦除操作的速度。

[专利文献1]日本专利申请公开昭57-105889号公报

发明内容

鉴于上述问题，本发明的一个实施方式的目的是提供一种即使没有电力供给也能够保持存储数据并且对写入周期的数量也没有限制的具有新颖结构的半导体器件。另一个目的是提高具有新颖结构的半导体器件的集成度。

根据本发明的一个实施方式，使用氧化物半导体（具体而言，高度纯化的氧化物半导体）来构成半导体器件。使用氧化物半导体构成的晶体管的泄漏电流极小；因此，可以在长时间地保持数据。另外，在使用高度纯化的氧化物半导体形成的晶体管的情形中，泄漏电流显著较低，因此可以在极长时间内保持数据。

更具体而言，例如可以采用如下结构。

根据本发明的一个实施方式，一种半导体器件包括具有第一晶体管、第二晶体管以及绝缘层的存储单元。第一晶体管包括：第一沟道形成区；设置在第一沟道形成区上的第一栅极绝缘层；重叠于第一沟道形成区地设置在第一栅极绝缘层上的第一栅电极；以及夹持第一沟道形成区地设置的源区及漏区。第二晶体管包括：第二沟道形成区；与第二沟道形成区电连接的源电极及漏电极；设置在第二沟道形成区上的第二栅电极；以及设置在第二沟道形成区和第二栅电极之间的第二栅极绝缘层。绝缘层设置在源区和漏区之一与第二沟道形成区之间。第一晶体管与第二晶体管以至少一部分彼此重叠的方式设置。第二栅极绝缘层和绝缘层满足下述公式（1）。

[公式1]