[发明专利]阻抗匹配元件

说明书

技术领域

本发明涉及阻抗匹配元件。本发明具体涉及品质的偏差小、具有大电流耐受性的小型阻抗匹配元件。

背景技术

一般而言，包含硅(Si)、氮化镓(GaN)等的半导体元件的输出阻抗小，因此在与外部电路连接时大多与阻抗匹配用的电路连接。通过与阻抗匹配电路连接，从而可与外部电路的特性阻抗匹配，可将源自半导体元件的输出无浪费地送出于外部电路。

上述阻抗匹配电路大多由电容器元件与、由将该电容器元件和上述那样的半导体元件连接的导体的细线(例如，金属丝)等形成的电感器元件构成。在该构成中，构成阻抗匹配电路的部件(即，电容器元件、电感器元件)的数量变多，阻抗匹配电路容易变为大型。但是，阻抗匹配电路大多搭载于用于保护半导体元件的封装体内部，因而对阻抗匹配电路的小型化提出了要求。

另外，由于部件数量多，因而容易招致制造工艺的复杂化、制造成本的增大，从该观点考虑也要求抑制部件数量。进一步，在将前述那样的半导体元件和阻抗匹配电路(的电容器元件)连接的细线构成电感器的上述结构中，当细线的长度、曲率发生偏差时，则作为电感器元件的电感发生偏差。因此，为了实现所希望的电感而需要精密地控制细线的长度、曲率，这另外也招致制造工艺的复杂化、制造成本的增大(例如参照专利文献1和2)。

因此，首先考虑，为了使阻抗匹配电路小型化而将构成阻抗匹配电路的电容器元件和电感器元件形成为1个部件(即，阻抗匹配元件)。

作为用于如上述那样将电容器元件和电感器元件形成为1个部件的方案，可举出：将构成电容器元件、电感器元件、布线部分等的导体图案形成于电介质材料的内部而一体化。例如考虑，将在由陶瓷材料形成的生片上丝网印刷导体图案而得到的物质进行层叠，将所获得的层叠体烧成，制造在内部具备电容器元件以及电感器元件的陶瓷电子元件，由此实现阻抗匹配元件的小型化。

但是，根据上述那样的方法，虽然可实现阻抗匹配元件的小型化，但是在将印刷有导体图案的生片层叠时，发生导体图案的压碎、变形，因此难以形成具有充分的厚度的导体图案来实现大电流耐受性。另外也抱有如下等等问题：由于层叠时的压碎、变形而导致在导体图案的剖面形状上产生尖锐的边缘部分从而招致了基于电场集中的电流集中，或在导体图案的厚度大的情况下，特别是，在导体图案的最靠近部分在生片间产生间隙从而招致起因于应力集中的机械强度降低等(例如参照专利文献1和2)。

现有技术文献

专利文献

专利文献1：日本特开昭62-152134号公报

专利文献2：日本特开平1-220842号公报

专利文献3：日本特公昭40-019975号公报

专利文献4：日本特开平2-058816号公报

专利文献5：国际公开第2009/016698号

发明内容

发明要解决的问题

本发明是为了解决与阻抗匹配电路有关联的前述那样的问题而创作出的发明。即，本发明的目的在于提供品质的偏差小、具有大电流耐受性的小型阻抗匹配元件。

用于解决问题的方案

本发明的上述目的在于通过如下阻抗匹配元件而实现，所述阻抗匹配元件具备：

布线部，其含有在第1电介质材料的内部埋设或在其表面形成的布线用导体图案；

电感器部或电容器部中的任一方或者双方，所述电感器部含有在前述第1电介质材料的内部埋设或在其表面形成的电感器用导体图案，所述电容器部含有至少一对电容器用导体图案、和介于该成对的电容器用导体图案之间的具有高于第1电介质材料的介电常数的第2电介质材料，

前述布线用导体图案以及电感器用导体图案的厚度为20μm以上。

发明的效果

本发明提供品质的偏差小、具有大电流耐受性的小型阻抗匹配元件。

附图说明

图1为表示本发明的1个实施方式的阻抗匹配元件的构成的等价电路图。

图2为表示本发明的1个实施方式的阻抗匹配元件的构成的概略的剖视图。

具体实施方式

如前述那样，本发明的目的在于提供品质的偏差小、具有大电流耐受性的小型阻抗匹配元件。

即，本发明的第1实施方式为阻抗匹配元件，其具备：

布线部，其含有在第1电介质材料的内部埋设或在其表面形成的布线用导体图案；