[发明专利]基准频率生成电路、半导体集成电路及电子设备

说明书

技术领域

本发明涉及一种生成基准时钟的基准频率生成电路，进一步具体而言涉及的是一种基准时钟的频率修正技术。

背景技术

迄今为止，像PLL(锁相环路)、DLL(延迟锁相环路)那样的时钟生成电路根据基准频率生成具有所需频率的时钟。作为这种生成基准频率的电路示例，能够列举出专利文献1中所记载的基准频率生成电路。在专利文献1的基准频率生成电路中实施反馈控制，使得由振荡电路生成的两个振荡信号的振幅恒定。由此，能够抑制因振荡控制电路的延迟时间变动引起的基准时钟的频率变动。

专利文献1：国际公开第2010/016167号小册子

发明内容

-发明所要解决的技术问题-

不过，若振荡电路的时间常数变化，基准时钟的频率就会产生变动。例如，当用多晶硅电阻作为振荡电路的构成元件时，多晶硅电阻的电阻值有时会由于外加应力或高温而产生变动，其结果是振荡电路的时间常数产生变动。具体而言，当应力外加在多晶硅电阻上时，由于多晶硅结构产生变形，因而多晶硅电阻的电阻值产生变动。还有，当高温(约200℃以上)加在多晶硅电阻上时，由于氢离子与多晶硅电阻的悬挂键缺陷(danglingbond defect)结合，因而多晶硅电阻的电阻值产生变动。为此，由于在半导体芯片制造工艺中外加应力及高温(例如，在封装工序中外加应力以及在封装表面的印刷工序或回流焊工序(reflowing step)中外加高温)，因而会使基准时钟的频率产生变动。

因此，本发明的目的在于：提供一种能够对基准时钟的频率变动进行修正的基准频率生成电路。

-用以解决技术问题的技术方案-

根据本发明的一个方面，基准频率生成电路是生成基准时钟的电路，其包括振荡电路、振荡控制电路、参考控制电路和基准电压控制电路，该振荡电路对所述基准时钟的信号电平的跃迁进行响应，交替地进行增加第一振荡信号的信号电平并且减少第二振荡信号的信号电平的动作和增加所述第二振荡信号的信号电平并且减少所述第一振荡信号的信号电平的动作，该振荡控制电路当检测到所述第一振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平跃迁至第一逻辑电平，当检测到所述第二振荡信号的信号电平达到所述比较电压时，使所述基准时钟的信号电平跃迁至第二逻辑电平，该参考控制电路增减所述比较电压，使得与所述第一振荡信号及所述第二振荡信号各自的振幅成正比的中间信号的信号电平和基准电压之差减小，该基准电压控制电路根据具有预先已设定好的参考频率的参考时钟和所述基准时钟之间的频率差增减所述基准电压。

在所述基准频率生成电路中，根据参考时钟与基准时钟之间的频率差来增减基准电压，从而能够以参考时钟的频率为基准对基准时钟的频率变动进行修正。

此外，所述基准电压控制电路也可以构成为：能够在根据所述参考时钟与所述基准时钟之间的频率差增减所述基准电压的频率修正模式和不论所述参考时钟与所述基准时钟之间的频率差为多少都保持所述基准电压的频率保持模式之间进行切换。通过具有上述结构，从而与基准电压控制电路总执行频率修正动作的情况相比，能够降低基准频率生成电路的功耗。

-发明的效果-

如上所述，能够对基准时钟的频率变动进行修正。

附图说明

图1是表示基准频率生成电路的结构示例的图。

图2是用以说明图1所示的基准频率生成电路的振荡动作的图。

图3是用以说明图1所示的基准频率生成电路的反馈控制的图。

图4是表示基准电压控制电路的结构示例1的图。

图5是表示数模转换器的结构示例的图。

图6是表示基准电压控制电路的结构示例2的图。

图7是表示基准电压控制电路的结构示例3的图。

图8是表示基准电压控制电路的结构示例4的图。

图9是用以说明无线接收电路的图。

图10是用以说明振荡电路的变形例的图。

图11是用以说明图10所示的基准频率生成电路的工作情况的图。

图12是用以说明参考控制电路的变形例1的图。

图13是用以说明参考控制电路的变形例2的图。

图14是用以说明图13所示的基准频率生成电路的工作情况的图。

图15是用以说明参考控制电路的变形例3的图。

图16是用以说明阻容滤波器的变形例的图。

图17(A)是没有应用斩波技术时的比较电压的波形图。图17(B)是应用了斩波技术时的比较电压的波形图。