[发明专利]用于电阻式存储器的高速感测

权利要求书

1.一种设备，其包含：

感测电路，其包含：

第一放大器级，其经配置以将通过存储器单元的第一电阻式存储器元件的第一电流转换成第一单端输出电压；及

第二放大器级，其经配置以放大所述第一放大器级的所述第一单端输出电压以产生第二单端输出电压。

2.根据权利要求1所述的设备，其中所述第一电阻式存储器元件表示存储于所述存储器单元中的数据值，且所述第二单端输出电压指示所述第一电阻式存储器元件的所述数据值。

3.根据权利要求2所述的设备，其中所述第一电阻式存储器元件表示存储于磁阻式随机存取存储器MRAM单元或自旋转移力矩MRAM STT-MRAM单元中的所述数据值。

4.根据权利要求3所述的设备，其中所述第二放大器级具有在所述第二单端输出电压的高电压电平与所述第二单端输出电压的低电压电平之间的大约一半的平衡点。

5.根据权利要求4所述的设备，其中：

所述第二单端输出电压的数据低操作点处于当所述第一单端输出电压的第一值对应于存储于所述第一电阻式存储器元件处的第一数据值时供应到所述第二放大器级的接地电压；且

所述第二单端输出电压的数据高操作点处于当所述第一单端输出电压的第二值对应于存储于所述第一电阻式存储器元件处的第二数据值时供应到所述第二放大器级的供应电压。

6.根据权利要求4所述的设备，其进一步包含第三放大器级，所述第三放大器级经配置以接收所述第二单端输出电压且以产生第三单端输出电压，其中：

所述第三单端输出电压的数据低操作点处于当所述第一单端输出电压的第一值对应于存储于所述第一电阻式存储器元件处的第一数据值时供应到所述第三放大器级的接地电压；且

所述第三单端输出电压的数据高操作点处于当所述第一单端输出电压的第二值对应于存储于所述第一电阻式存储器元件处的第二数据值时供应到所述第三放大器级的供应电压。

7.根据权利要求6所述的设备，其中所述第二放大器级及所述第三放大器级中的每一者在不大致上多于一个栅极延迟的时间间隔处产生输出。

8.根据权利要求1所述的设备，其中所述第二放大器级未经配置以执行差分放大。

9.根据权利要求1所述的设备，其中所述第一电流的改变起始从所述第二单端输出电压的平衡点的立即改变。

10.根据权利要求9所述的设备，其中：

所述第一单端输出电压的第一值对应于存储于所述第一电阻式存储器元件处的第一数据值；

所述第一单端输出电压的第二值对应于存储于所述第一电阻式存储器元件处的第二数据值；且

所述第一电流的所述改变起始从所述平衡点的所述立即改变在差分小于随着过程按比例缩放而增加的差分放大电压偏移时启用所述第二放大器级的操作。

11.根据权利要求1所述的设备，其中所述第二放大器级包含耦合于电压供应器与接地之间的增益装置。

12.根据权利要求11所述的设备，其中所述增益装置包含第一n沟道金属氧化物半导体NMOS晶体管，所述第一NMOS晶体管包含对所述第一单端输出电压作出响应的栅极。

13.根据权利要求12所述的设备，其中所述第二单端输出电压为当启用读取线时在所述第一NMOS晶体管的漏极处所读取的电压。

14.根据权利要求13所述的设备，其中所述增益装置进一步包含：

p沟道金属氧化物半导体PMOS晶体管，其包含对参考电压作出响应的栅极、耦合到所述电压供应器的漏极及耦合到所述第一NMOS晶体管的所述漏极的源极；及

第二NMOS晶体管，其包含对所述读取线作出响应的栅极、耦合到所述第一NMOS晶体管的源极的漏极及耦合到所述接地的源极。

15.根据权利要求12所述的设备，其中响应于第一电阻式存储器元件具有第一电阻，所述第二单端输出电压大致上等于接地电压，且其中响应于所述第一电阻式存储器元件具有第二电阻，所述第二单端输出电压大致上等于供应电压。

16.根据权利要求12所述的设备，其中所述第一NMOS晶体管的所述栅极直接耦合到第一电阻负载，且其中对应于所述第一电流的初始值的所述第一单端输出电压的初始电压由所述第二放大器级放大。