[发明专利]半导体装置及倒装芯片安装件

说明书

技术领域

本发明涉及具有在芯片区域的周围形成的密封环的半导体装置。

背景技术

一般，在制造半导体装置时，在设于晶片状态的半导体基板上的多个芯片区域中分别集成所需的电路。多个芯片区域彼此之间由被设置成格子状的划线区域(scribe line)分隔开。沿着这种划线区域切割晶片，分离成单个的芯片。

但是，在切割晶片来分割成单个的芯片时，划线周边的芯片区域受到机械冲击，有时会影响分离后的芯片(即半导体装置)。具体而言，在半导体装置的切割截面产生裂痕、缺口等而影响半导体装置的电路形成区域。此外，半导体装置的电路形成区域有时也会被外界环境中所包含的水分、离子等影响。

为了在这些影响中保护半导体装置的电路形成区域，有时会在切割位置处的内侧、即芯片(die)的边缘部附近设置被称为密封环的保护结构。此外，作为保护半导体装置的表面的单元，有时也在该表面设置保护膜。

作为这种结构的一例，列举专利文献1。以下，说明其记载的内容。

图11表示专利文献1的半导体装置100的示意结构。半导体装置100采用半导体基板101而构成。在半导体基板101上层叠多个层(在此是3层)的层间绝缘膜111a、111b及111c(以后，有时将这些膜统称为层间绝缘膜111)。此外，设置形成有布线、电路等的电路形成区域102、和进行切割的切割区域103，其间，在层间绝缘膜111中设置密封环104。

密封环104对因从通过切割而露出的层间绝缘膜111的切断面入侵的水分及因应力而产生的裂痕伸张起到障壁的作用。此外，密封环104包括连续层叠的多个密封层(省略单个图示)，构成最上部的密封层105例如由铝形成。

在层间绝缘膜111上，形成第1保护膜106，以便连密封层105也覆盖，该第1保护膜106由通过等离子体氮化形成的氮化硅膜构成。进一步，在第1保护膜106上形成由聚酰亚胺膜构成的第2保护膜107。在此，第1保护膜106及第2保护膜107覆盖电路形成区域102上、密封环104上及切割区域103上。

【在先技术文献】

【专利文献】

【专利文献1】日本特开2010-206226号公报

发明内容

-发明想要解决的课题-

但是，在以上说明的结构中，有时会产生聚酰亚胺膜即第2保护膜107的形状的精度降低、甚至由此引起的剥离等。

鉴于此，本发明的目的在于在具有密封环及保护膜的半导体装置中，可得到确保保护膜的形状的精度、耐剥离性且可靠性高的半导体装置。

-用于解决课题的技术方案-

为了达到所述目的，本申请的发明人研讨了产生聚酰亚胺膜即第2保护膜的形状精度降低、剥离等不良情况的原因。其结果，得到了如下的见解：在第2保护膜的端部位于密封环上或其外侧的情况下，形成第2保护膜时的形状偏差(端部位置偏差等)、衬底形状等是产生所述不良情况的原因。并且，为了抑制这种不良情况，构思了如下情况：规定第2保护膜的端部相对于密封环的位置关系等、密封环与其附近的结构。

基于以上情况，本发明的半导体装置具备：基板，其具有电路形成区域；层间绝缘膜，其形成在基板上；第1密封环，其形成在层间绝缘膜中，且包围电路形成区域；第1保护膜，其形成在层间绝缘膜上的包括所述电路形成区域及第1密封环上方在内的区域中；和第2保护膜，其形成在第1保护膜上且比第1密封环更靠内侧，第1保护膜具有与第2保护膜接触的第1表面、位于第1密封环的正上方的第2表面、和从第1表面向第2表面延伸的第3表面，第2保护膜的端部位于比第3表面更靠内侧的位置上。

根据这种半导体装置，对于第2保护膜而言，能够抑制密封环存在的影响，从而提高形状精度、耐剥离性。

另外，也可以在第1保护膜的第1密封环的正上方具有第1开口部。

此外，也可以在第1保护膜的第1密封环的外侧具有第2开口部。

由此，在切割时等能够阻断冲击、应力等将第1保护膜作为路径而从密封环的外侧向电路形成区域内传播。由此，能够进一步可靠地抑制半导体装置的可靠性、耐湿性等的降低。

此外，在层间绝缘膜中，具有包围第1密封环的至少1个第2密封环。

由此，多个密封环以双重以上的方式包围电路形成区域，使在从层间绝缘膜的切断面入侵的水分、应力引起的裂痕的伸展等中保护电路形成区域的效果更加显著。在此，第1密封环位于最内侧(电路形成区域侧)，第2保护膜的端部处于比位于第1密封环上方的第3表面更靠内侧的位置上，可确保提高第2保护膜的形状的精度、耐剥离性的效果。