[发明专利]针对通信端口采用可变时钟选通滞后的设备和方法

说明书

技术领域

本发明涉及电子系统中的时钟控制，且更明确地说，涉及时钟选通设备和方法。

背景技术

功率消耗常常是电子系统中的主要问题，尤其是在由电池供电的便携式装置(例如膝上型计算机、上网本计算机和智能电话)中。除了来自例如显示器背光照射等功能的功率消耗之外，此装置还可包括在操作期间消耗相对大量功率的集成电路，例如处理器。举例来说，此些集成电路可产生许多用作用于数据处理、存储和传递操作的时间参考的时钟信号，且可能在产生此些时钟信号中花费相对大量功率。此些时钟信号还可产生可干扰内部操作和邻近装置的操作的显著信号噪声。

时钟控制是用以在集成电路中减少功率消耗的常用技术。波色(Bose)等人的第7076,681号美国专利、雅各布森(Jacobson)等人的第7,065,665号美国专利、曼特(Mantor)等人的第2009/0300388号美国专利申请案、蒋(Chiang)等人的第7,605号美国专利以及张(Chang)等人的题目为“用于SoC设计中的低功率IP核心的自适应时钟选通技术(Adaptive Clock Gating Technique for Low-Power IP Core in SoC Design)”的论文描述了各种时钟控制技术。

发明内容

根据一些实施例，一种设备包括：通信端口，其经配置以响应于时钟信号而经由总线通信；以及时钟信号产生电路，其经配置以产生所述时钟信号且响应于所述端口的通信事务而改变所述时钟信号的选通滞后。所述时钟信号产生电路可经配置以基于例如所述事务的地址和/或在所述事务中传送的有效负载等所述事务的属性而改变所述时钟信号的所述选通滞后。在另外的实施例中，所述端口可包括数据路由织物电路的多个端口，且所述时钟信号产生电路可经配置以独立地改变所述多个端口中的相应端口的时钟信号的相应选通滞后。

另外的实施例提供包括数据路由织物电路的设备，所述数据路由织物电路包含经配置以根据相关联的时钟信号来与在所述数据路由织物电路外部的节点通信的多个端口。所述设备进一步包括控制电路，所述控制电路经配置以存储表示时间延迟的值且基于所述所存储的值来延迟所述端口中的至少一者的时钟信号的选通。所述控制电路可经配置以存储表示相应时间延迟的多个值，选择所述所存储的值中的一者，且基于所述选定值来延迟所述端口中的所述至少一者的所述时钟信号的选通。举例来说，所述控制电路可经配置以基于涉及所述端口中的所述至少一者的通信事务的属性来选择所述所存储的值中的一者。

一些实施例提供操作通信端口的方法，其包括响应于所述端口的通信事务而改变用于所述端口的时钟信号的选通滞后。改变选通滞后可包括基于例如所述事务的地址和/或在所述事务中传送的有效负载等所述事务的属性来改变所述选通滞后。所述端口可包括数据路由织物电路的多个端口，且改变选通滞后可包括独立地改变所述多个总线端口中的相应总线端口的时钟信号的相应时钟选通滞后。

另外的实施例提供操作数据路由织物电路的方法，所述数据路由织物电路包含经配置以与在所述数据路由织物电路外部的节点通信的多个端口。所述方法包括存储表示时间延迟的值以及基于所述所存储的值来延迟端口中的至少一者的时钟信号的选通。存储指示时间延迟的值可包括存储表示相应时间延迟的多个值，且在基于所述所存储的值来延迟所述端口中的至少一者的时钟信号的选通之前可选择所述所存储的值中的一者。可基于所述选定值来延迟所述时钟信号的选通。

附图说明

图1为说明具有可调整的总线时钟选通延迟的通信端口的框图。

图2为说明具有可调整的总线时钟选通延迟的通信端口的框图。

图3为说明图2的设备的操作的时序图。

图4为说明具有可变时钟选通滞后的数据路由织物电路的框图。

图5为说明用于图4的数据路由织物电路的主端口的时钟选通电路的框图。

图6为说明图5的设备的操作的时序图。

图7为说明用于图4的数据路由织物电路的主端口的时钟选通电路的框图。

图8为说明用于图4的数据路由织物电路的主端口的时钟选通电路的框图。

图9为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。

图10为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。

图11为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。

图12为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。