[发明专利]用于动态电压电平移位的电路、系统和方法

权利要求书

1.一种电平移位电路，其包括：

用于接受待移位的第一离散电压电平的数据输入；

耦合到所述输入且耦合到第二离散电压电平的电平移位部分；

具有启用输入且耦合到所述电平移位部分的启用部分；以及

输出；

其中所述电平移位电路经配置以将所述第一离散电压电平下的所述数据输入转变为第二离散电压电平；且

其中所述启用部分经配置以基于所述启用输入选择性地将所述第二离散电压电平提供到所述输出或将所述电平移位部分的至少一部分与所述输出解除耦合。

2.根据权利要求1所述的电平移位电路，其中所述电平移位部分包括上拉区段和评估区段；

其中所述输入包括数据输入和补充数据输入；且

其中所述输出包括第一输出和第二数据输出；

其中所述上拉区段包括第一上拉电路和第二上拉电路，所述第一上拉电路具有第一反馈输入和第一上拉输出且耦合到所述数据输入并耦合到所述第二离散电压电平，所述第二上拉电路具有第二反馈输入和第二上拉输出且耦合到所述补充数据输入并耦合到所述第二离散电压电平；且

其中所述评估区段包括第一评估电路和第二评估电路，所述第一评估电路具有第一评估输出且耦合到所述数据输入并耦合到接地，所述第二评估电路具有第二评估输出且耦合到所述补充数据输入并耦合到接地；

其中所述第一上拉输出耦合到所述第二反馈输入，且所述第二上拉输出耦合到所述第一反馈输入；

其中所述第一上拉输出耦合到所述第一数据输出，且所述第二上拉输出耦合到所述第二数据输出；且

其中真实和补充数据输入适于由所述第一离散电压电平驱动。

3.根据权利要求2所述的电平移位电路，其中所述第一上拉电路和所述第二上拉电路各自包括与第二PMOS晶体管串联在第一电源与所述上拉输出之间的第一PMOS晶体管，其中所述第一PMOS晶体管耦合到所述第二离散电压电平且耦合到所述另一上拉电路的所述上拉输出，且所述第二PMOS晶体管耦合到所述数据输入和补充数据输入中的一者。

4.根据权利要求2所述的电平移位电路，其中所述第一评估电路和所述第二评估电路各自包括第一NMOS晶体管，所述第一NMOS晶体管的栅极耦合到所述数据输入和补充数据输入中的一者。

5.根据权利要求2所述的电平移位电路，其中所述启用部分包括第一启用电路和第二启用电路；

其中所述启用输入耦合到所述第一和第二启用电路；

其中所述第一启用电路耦合在所述第一评估电路与所述第一上拉电路之间；

且其中所述第二启用电路耦合在所述第二评估电路与所述第二上拉电路之间。

6.根据权利要求5所述的电平移位电路，其中所述第一启用电路和所述第二启用电路各自包括第二NMOS晶体管，所述第二NMOS晶体管的栅极耦合到所述启用输入。

7.根据权利要求2所述的电平移位电路，其中所述第一数据输出耦合到一对位线的第一位线，且所述第二数据输出耦合到所述对位线的第二位线。

8.根据权利要求7所述的电平移位电路，其中所述电平移位电路经由所述对位线耦合到至少一个存储器单元。

9.根据权利要求8所述的电平移位电路，其中所述对位线在所述至少一个存储器单元的读取和写入操作两者期间使用。

10.根据权利要求9所述的电平移位电路，其中所述启用输入适于在所述至少一个存储器单元的读取操作期间防止所述电平移位电路改变所述对位线的任一者的状态。

11.根据权利要求1所述的电平移位电路，其中所述启用输入适于由所述第一离散电压电平驱动。

12.根据权利要求1所述的电平移位电路，其中所述启用输入适于由所述第二离散电压电平驱动。

13.根据权利要求1所述的电平移位电路，其中所述启用输入为写入时钟。

14.根据权利要求1所述的电平移位电路，其集成到半导体裸片中。