[发明专利]中继器以及芯片电路

说明书

技术领域

本发明涉及实现使存储器存取等的负载分散的半导体系统中的省电传输且低延迟的网络传输技术。

背景技术

目前为止，为了谋求半导体芯片电路(chip circuit)中的存储器存取负载的分散化，提出了在综合考虑实现成本与处理性能的同时将存取速度不同的存储器进行有机结合的阶层型存储器的半导体系统电路。尤其是为了解决总线负载集中的课题，正在进行通过半导体芯片电路内的网络即片上网络(Network on Chip；以下本申请说明书中记述为“NoC”。)来在多个传输路径中使业务分散的研究开发。

由于NoC需要大量的存储器从而功耗变大，所以，如何降低NoC内的中继器(也称为“路由器”(router)。)中的功耗则成为课题。目前为止，提出了根据业务(traffic)的中继动作的有无来使中继器的动作停止或者使动作再开始的方式(电源门控：power gating)。

非专利文献1中，关于使中继器的动作再开始时而成为课题的起动时间的隐蔽方法，提出了利用路由(routing)的解决法。另外，还公开了使中继器的动作停止或再开始的单位以细粒级(fine-graded)来进行的技术。

在先技术文献

非专利文献

非专利文献1：松谷宏纪，鲤测道纮，中村宏，天野英晴，”在CMP中的片上路由器的运行时间电源门控的评价”，信息处理学会研究报告2009-ARC-185，no.2，Oct2009.

发明的概要

发明所要解决的课题

NoC中，由于存储器的存取时刻发生变化，所以需要分散可追随存储器存取请求的存储器存取的负载。为了实现此，需要进行用于存储数据的存储器的决定与从总线主控装置(例如，CPU或DSP)至存储器为止的传输路径的决定两者。

通过按照业务分散到多个存储器以及多个传输路径的方式来分别决定存储器以及传输路径，由此，能降低存储器、传输路径的负载。而且，通过使存储器、传输路径的负载分散，能够降低负载的峰值。其结果，能够在设计时抑制所需的传输路径的最大性能，由此通过采用以更低的动作频率来进行动作的传输路径，进而能够谋求省电化。

上述的为了省电化的电源门控技术包括：在各中继器对负载的有无进行计测并且关断中继器的电源供给(休止控制)、以及在发生负载的时间点快速地使电力供给再开始(唤醒控制)。

由于电源门控中根据业务的发生状况而多发生休止控制以及唤醒控制，所以存在延迟增大的情况。针对这样的问题，在非专利文献1中，通过在各中继器设置用于隐蔽该延迟的控制部来进行应对。

但是，在特设这样的控制部时，将产生在复杂的控制中所需的设计成本、部件成本增大这样的问题。

发明内容

本发明是鉴于上述课题而开发的，其目的在于谋求在中继器中无需进行延迟隐蔽的特别的控制部，在降低电源门控所引起的延迟的同时谋求NoC的省电化。

解决课题的手段

本发明的某实施方式的中继器是数据传输系统中所利用的中继器，该数据传输系统具备：发送数据的第1节点；接收由所述第1节点发送来的所述数据的第2节点；和用于中继所述第1节点以及所述第2节点之间所传输的所述数据的多个中继器，所述中继器具备：负载值处理部，其取得与所述通信总线连接的其他中继器的负载值的信息；和汇集判定部，其在发生多个业务时，基于从各中继器所获得的所述负载值的信息，并根据各业务所请求的传输品质，对用于传输所述多个业务的传输路径以及所述多个业务的数据的目的地中的至少一者进行汇集。

所述负载值可以是传输延迟时间、吞吐量、延迟时间的波动、在中继器内的数据残留时间、缓冲量、可取得频带中的任意一者。

所述传输品质可以是延迟时间、吞吐量、可取得频带中的任意一者。

本发明的其他的实施方式的中继器是在总线主控装置与多个存储器之间，通过在被网络化了的通信总线上，对业务进行中继的中继器，所述中继器具备：延迟时间处理部，其取得与所述通信总线连接的其他中继器的处理延迟时间的信息；和汇集判定部，其在发生多个业务时，基于从各中继器所获得的所述传输延迟时间的信息，并根据各业务的容许延迟时间，对用于传输所述多个业务的传输路径、以及存储所述多个业务的数据的存储器中的至少一者进行汇集。

所述中继器还可以构成为：具备接收部，其接收数据；和发送部，其发送所述处理延迟时间的信息，在所述中继器与所述多个存储器的某一个相连接时，所述延迟时间处理部经由所述发送部将在所述接收部中的所述处理延迟时间的信息转送给其他中继器。