[发明专利]用于传输线的屏蔽结构

说明书

技术领域

本发明涉及形成于集成电路后端中的屏蔽结构。

背景技术

典型集成电路包括半导体衬底和在衬底之上的一系列金属互连层，在该衬底中和在该衬底上限定多个晶体管。互连层由金属间电介质层相互绝缘。在金属层中限定互连路径，并且在各种层中的路径之间产生选择性连接以便将形成于衬底中的晶体管连接到外部连接。关于附加信息，例如参见Plummer等人的Silicon VLSI Technology第11章(Prentice Hall，2000)；Doering等人的(ed.)Handbook of Semiconductor Manufacturing Technology(第2版)(CRC  Press 2008)。

近年来在集成电路的一些互连路径上传输的信号的频率已经上升至吉赫兹(GHz)范围中。在这些频率变得希望屏蔽互连路径；并且已经适配常规微波技术中使用多年的屏蔽结构用于在集成电路中使用。图1A-图1F描绘了若干常规屏蔽结构的截面。在图1A的截面中，微带10包括位于提供电流返回路径的接地平面14之上并且与接地平面14绝缘的信号线12。在其它一些实施例中，可以使用成对传输线而不是单个信号线以提供差分型信令。当实施于集成电路中时，在一个金属化层中限定信号线12，在第二金属化层中限定接地平面14，并且信号线和接地平面由至少一个金属间电介质层分离。作为示例，接地平面14可以是其中无开口的连续二维片或者可以包括如图1B的水平截面中所示在梯状配置中在每端连接在一起的多个金属带。也可以使用其它连接金属化图案；并且在一些情况下，接地平面可以是硅衬底。

在图1C的截面中，共面波导(CPW)20包括位于两个接地平面24、25之间的信号线22。当实施于集成电路中时，共面波导的信号线和接地平面都实施于相同金属化层中并且由至少一个金属间电介质层从集成电路的衬底绝缘。同样，每个接地平面可以是其中无开口的连续二维片或者它可以包括如图1B中所示连接带梯状阵列。也可以使用其它连接金属化图案。

在图1D的截面中，接地共面波导(GCPW)30包括位于两个接地平面34、35之间并且位于第三接地平面36之上的信号线32。接地平面32、35由电传导侧壁38、39电连接到接地平面36。当实施于集成电路中时，在第一金属化层中限定信号线32和接地平面34、35，在第一层之下的第二金属化层中限定接地平面36，并且第一和第二金属化层由至少一个金属间电介质层分离。作为示例，接地平面36可以是其中无开口的连续二维片，或者它可以包括如图1B中所示连接带的梯状阵列或者另一连接金属化图案。使用在上金属化层与下金属化层之间延伸的过孔堆叠来形成侧壁。如图1E的截面中所示，第一多个电传导过孔堆叠138形成将上接地平面34连接到下接地平面36的侧壁，并且与图1E电传导过孔堆叠相似的第二多个电传导过孔堆叠形成将上接地平面35连接到下接地平面36的侧壁。可以平行连接附加层行电传导过孔以连接上和下接地平面。

在图1F的截面中，带线50包括位于上接地平面54与下接地平面56之间的信号线52。可选地，上和下接地平面由电传导侧壁58、59电连接，从而信号线在接地平面和侧壁包围的区域的中心。当带线50实施于集成电路中时，在一个金属化层中限定信号线52，在它之上的第二金属化层中限定接地平面54，并且在它下面的第三金属化层中限定接地平面56。可选地，第一多个电传导过孔在信号线52的一侧上形成将上接地平面54连接到下接地平面56的侧壁；并且第二多个电传导过孔在信号线52的另一侧上形成将上接地平面54连接到下接地平面56的侧壁。同样，接地平面可以是其中无开口的连续二维片或者如图1B中所示连接带梯状阵列或者一些其它连接金属化图案；并且过孔可以与图1E中所示过孔相似。例如在S.Pellerano等人的″A 64GHz LNA with 15.5dB Gain and 6.5dB NF in90nm CMOS″(IEEE J.of Solid-State Circuits，第43卷第7期第1543-52页(2008年7月))讨论了若干类型的集成电路传输线的优点和缺点。

发明内容

本发明是一种可以实施于集成电路的金属化层中的改进的屏蔽结构。改进的屏蔽结构减少在传输线与屏蔽结构之间的寄生耦合，从而屏蔽结构具有比现有技术的屏蔽结构更低的插入损耗。另外它具有更佳信噪比。