[发明专利]制造双栅极装置的结构和方法

说明书

相关申请

本申请要求提交于2010年3月2日的第61/309,824序列号，发明名称为“Structures and Methods of Fabricating Dual Gate MIS Devices”的美国临时专利申请的优先权，在此结合其全文作为参考。

背景技术

为节约电力，降低晶体管中的电力损耗（power loss）十分重要。在金属氧化物半导体场效应晶体管（MOSFET）装置中，可通过减小装置的漏极到源极导通电阻来降低电力损耗。

为了在MOS装置中实现高击穿电压，可增大外延（epi）层和/或电阻率，但这可能对导通电阻造成不利影响。为了减轻该问题，可引入与该装置关断时的电流的方向垂直的已调电场。在漂移区中的已调电场提高了击穿电压，并且相对于更传统的MOS装置对于给定击穿电压允许有更高的掺杂浓度。生成这样的电场的一种方法是沿漂移区的侧面包括“分开的栅极（split gate）”。在分栅式结构中，MOS结构（例如，沟槽）沿漂移区的侧面生成。与源极相连的屏蔽多晶硅（poly）区被置于沟槽内的栅极多晶硅下方，并且该栅极结构建造在沟槽顶部上。分栅式结构提供了许多优点，包括更好的开关电压（switching voltage）和击穿电压，以及更低的导通电阻，但是这种结构很难制造。

发明内容

因此，一种改进的制造方法，以及一种其本身借助于这种方法并具有诸如那些与分栅式装置相关联的优点的装置将是很有价值的。

在依据本发明的一个实施例中，第一多晶硅（多晶硅-1）被沉积到已经在基板中形成的深沟槽中。执行第一多晶硅抛光处理以平坦化多晶硅-1的暴露的表面，使得这些表面与相邻表面齐平。然后，在深沟槽之间的基板中形成浅沟槽，并且将第二多晶硅（多晶硅-2）沉积到浅沟槽中。执行第二多晶硅抛光处理以平坦化多晶硅-2的暴露的表面，使得该表面与相邻表面齐平。

更具体地，在一个实施例中，在深沟槽内以及在深沟槽之间的台面（mesa）之上形成第一氧化层，然后，将多晶硅-1沉积到这些深沟槽中。执行第一多晶硅抛光处理以除去至少一部分多晶硅-1，还执行氧化物抛光处理以从台面上除去至少一部分第一氧化层，以形成平滑的表面。在第一多晶硅抛光和氧化物抛光处理之后，在深沟槽之间的台面中形成浅沟槽。在浅沟槽之内以及在深沟槽和浅沟槽之间的台面之上形成第二氧化层。然后，将多晶硅-2沉积到这些浅沟槽中。执行第二多晶硅抛光处理以除去至少一部分多晶硅-2。

然后可形成与多晶硅-1接触的第一金属触点以及与多晶硅-2接触的第二金属触点。第一金属触点直接位于多晶硅-1之上并与多晶硅-1接触，并且，第二金属触点直接位于多晶硅-2之上并与多晶硅-2接触。在一个实施例中，第一金属触点是第一金属层的一部分，并且第二金属触点是第二金属层的一部分，其中第一和第二金属层处于同一表面的平面中，但是物理上彼此分开。

据此，在一个实施例中，形成了例如双栅极结构的半导体装置。这样的装置包括在基板中以交替的方式彼此平行形成的源极沟槽和栅极沟槽。这些栅极沟槽比源极沟槽浅。源极触点在源极沟槽的一端处被耦合至源极沟槽中的多晶硅-1。源极触点直接位于多晶硅-1的表面之上并与多晶硅-1的表面接触。栅极触点在栅极沟槽的一端处被耦合至栅极沟槽中的多晶硅-2（源极和栅极触点形成于沟槽的相反端）。栅极触点直接位于多晶硅-2的表面之上并与多晶硅-2的表面接触。作为第一和第二多晶硅抛光处理的结果，多晶硅-1和多晶硅-2的表面与相邻表面齐平（例如，与由栅极和源极沟槽形成的台面齐平）。源极触点是第一金属层的一部分，且栅极触点是第二金属层的一部分。该第一和第二金属层彼此物理分离，并处于同一表面的平面中。

在一个实施例中，第一和第二多晶硅抛光处理和氧化物抛光处理为化学机械抛光（CMP）处理。使用CMP有利于诸如双栅极结构的装置的制造，使用CMP允许对源极和栅极沟槽之内的多晶硅和每个源极沟槽顶部的氧化物进行平坦化，这导致了对结构的更好的控制以及改进的处理容限，从而改善了性能。例如，平坦化改进了在光刻过程中的聚焦深度。结果，金属可被更加精确和均匀地被沉积，并且能够形成更浅的沟槽。因此，装置特征可以被调整到更小的尺寸。

在阅读以下在不同附图中说明的详细说明之后，本领域技术人员将认识到本发明的这些以及其它目的和优点。

附图说明

附图说明了本发明的实施例，并且与说明书一起，起到揭示本发明的原理的作用，附图被结合在本说明书中并构成本说明书的一部分。贯穿这些附图和说明，相似的编号指示相似的元件。