[发明专利]由多个指令集使用的寄存器间映射

权利要求书

1.一种用于处理数据的装置，所述装置包括：

多个寄存器，该多个寄存器被配置为存储待处理的数据值；

处理电路，该处理电路耦合至所述多个寄存器，并且，被配置为对存储于所述多个寄存器中的数据值执行数据处理操作；

指令译码器，该指令译码器耦合至所述处理电路，并且，响应于程序指令流来控制所述处理电路，以执行所述数据处理操作；其中，

所述指令译码器响应于第一指令集的程序指令来控制所述处理电路，以使用由所述多个寄存器所提供的N位架构寄存器来执行所述数据处理操作，其中，N为正整数值；

所述指令译码器响应于第二指令集的程序指令来控制所述处理电路，以使用由所述多个寄存器所提供的M位架构寄存器来执行所述数据处理操作，其中，M为正整数值，并且，所述多个寄存器中的至少一些寄存器由所述第一指令集的程序指令及所述第二指令集的程序指令共享；

所述指令译码器被配置为当判定要访问所述多个寄存器中的哪一寄存器，以作为呈现给所述第一指令集的程序指令使用的第一组N位架构寄存器的部分时，译码在所述第一指令集的程序指令内的寄存器指定字段；

所述指令译码器被配置为当判定要访问所述多个寄存器中的哪一寄存器，以作为呈现给所述第二指令集的程序指令使用的第二组M位架构寄存器的部分时，译码在所述第二指令集的程序指令内的寄存器指定字段；并且

所述指令译码器被配置为提供在所述第一指令集的程序指令内的所述寄存器指定字段的值与所述多个寄存器之间的第一映射，以及在所述第二指令集的程序指令内的所述寄存器指定字段的值与所述多个寄存器之间的第二映射，所述第一映射不同于所述第二映射，并且，所述第一映射及所述第二映射使得所述第一组的每个寄存器具有到所述第二组的寄存器的预定一对一映射，并且，与所述第二组的所述寄存器共享在所述多个寄存器内的共用寄存器的共享部分，所述共用寄存器的非共享部分是无法使用所述第一指令集的指令来访问的，并且，存储可使用所述第二组的寄存器访问的值。

2.如权利要求1所述的装置，其中，M=2N。

3.如权利要求1和2中的任一项所述的装置，其中，所述第一组及所述第二组包括相同数量的寄存器。

4.如权利要求1、2和3中的任一项所述的装置，其中，所述多个寄存器包括多个M位寄存器，并且，所述第一指令集的程序指令访问所述M位寄存器的最低有效N位。

5.如前述权利要求中的任一项所述的装置，其中，N=32。

6.如前述权利要求中的任一项所述的装置，其中，当执行所述第一指令集的程序指令时，所述装置被配置为在多个异常状态中操作，并且，所述指令译码器被配置为当判定要访问所述多个寄存器中的哪一寄存器时，将在所述第一指令集的程序指令内的所述寄存器指定字段及所述多个异常状态的当前异常状态一起译码，并且，一群在所述第一组内的寄存器为成组寄存器群，该群寄存器对应于在所述第一指令集的所述程序指令内的所述寄存器指定字段的共用值和不同的异常状态。

7.如权利要求6所述的装置，其中，在所述成组寄存器群内，所述第一指令集的所述程序指令内的所述寄存器指定字段的最低有效位的值与所述第二指令集的所述程序指令内的所述寄存器指定字段的最低有效位的值共用。

8.如权利要求7所述的装置，其中，所述指令译码器被配置为提供所述映射，使得对于所述第二组的所述寄存器中与在所述第二指令集的所述程序指令内的所述寄存器指定字段的递增值序列相对应的部分而言，在所述第一指令集的所述程序指令内的所述寄存器指定字段的对应值在两个值之间交替。

9.如前述权利要求中的任一项所述的装置，其中，当用所述第二指令集的程序指令来访问时，所述多个寄存器包括空值寄存器，所述空值寄存器存储预定空值。

10.如权利要求9所述的装置，其中，所述第一组寄存器不具有映射到所述空值寄存器的架构寄存器。

11.如前述权利要求中的任一项所述的装置，其中，当执行所述第一指令集的程序指令时，程序计数器寄存器存储值，所述值指示正执行的程序指令的存储器地址，并且，所述程序计数器寄存器在映射到所述第二组寄存器的所述第一组之外。