[发明专利]循环氧化与蚀刻的设备及方法

说明书

技术领域

本发明的实施例大体涉及半导体制造工艺以及半导体器件的领域，更特定而言，是涉及制造适用于窄间距应用的器件的设备及方法。

背景技术

通过简单地收缩器件结构来缩小半导体器件通常无法产生可被接受的小尺寸结构。举例来说，在NAND闪存器件中，当浮置栅极被缩小时，浮置栅极的电容性耦合(例如，侧壁电容)也因此随浮置栅极的表面积而被缩小。如此，浮置栅极的表面积越小时，介于浮置栅极以及例如，控制栅极之间的电容性耦合也会越小。一般来说，只要NAND存储器件仍可维持运作，则为了缩小尺寸而牺牲电容性耦合的抉择是可接受的。遗憾的是，当器件节点变得足够小，以致介于浮置栅极与控制栅极之间的电容性耦合变得太小而无法有效地在可允许的操作电压下操作该器件时，缩小尺寸受到限制。此外，介于相邻浮置栅极之间的寄生电容(即，噪声)增加，超出NAND存储器件中系统控制器读取误差的极限。因此，在此条件下不可能有具功能性的NAND器件。

在此提供用于制造具有较小表面积的器件，例如，NAND器件及其它器件的方法以及设备。

发明内容

在此描述用于制造适用于窄间距应用的半导体器件的设备及方法。在此所描述的各种器件以及方法并非意图去限制为制造特定种类的器件，然而在此所描述的设备及方法特别适用于制造包括浮置栅极的半导体器件，该浮置栅极在接近浮置栅极底面具有一第一宽度，该第一宽度比接近浮置栅极顶部的一第二宽度大。在一些实施例中，浮置栅极的宽度从第一宽度非线性地减小至第二宽度。

在一些实施例中，用于处理基板的设备可包括：工艺腔室，该工艺腔室中设置有基板支撑件，且该基板支撑件配置为支撑基板，该基板支撑件进一步具有与该基板支撑件耦接的温度控制系统，该温度控制系统用于将基板支撑件的温度控制在接近一第一温度；气体源，用以至少提供含氧气体、不活跃气体以及蚀刻气体；等离子体源，该等离子体源耦接至该工艺腔室，用以向该气体源所提供的气体提供能量而形成氧化等离子体或蚀刻等离子体中的至少之一；以及热源，该热源耦接至该工艺腔室，用以向该基板提供能量而选择性地升高基板的温度至高于该第一温度的一第二温度。下文将描述本发明的其它以及进一步的实施例。

根据一个或多个实施例，可在少于约3分钟内于腔室中完成氧化(和/或氮化)以及蚀刻步骤的完整工艺程序。在特定实施例中，可在少于约2分钟内于腔室中完成氧化和/或氮化与蚀刻步骤的完整工艺程序，以及在更特定实施例中，可在少于约1分钟内，例如45秒或30秒，于腔室中完成氧化和/或氮化与蚀刻步骤的完整工艺程序。

附图简要说明

为了可以更具体地了解本发明的上述特征，可参考实施例，对上面概述的本发明进行更具体的描述，所述实施例中的一些示出于附图中。然而，应指出的是附图仅仅图示本发明的典型实施例，故不因此被视为对本发明范围的限制，对于本发明而言，可容许其它等效实施例。

图1绘示一半导体结构，该半导体结构具有利用本发明的一些实施例的方法与设备所制造的浮置栅极。

图2绘示根据本发明的一些实施例的形成浮置栅极的方法流程图。

图3A-3C绘示根据图2的方法的一些实施例的浮置栅极的制造阶段。

图4绘示根据本发明的一些实施例的形成浮置栅极的方法流程图。

图5A-E绘示根据图4的方法的一些实施例的浮置栅极的制造阶段。

图6绘示根据本发明的一些实施例的形成浮置栅极的方法流程图。

图7A-D绘示根据图6的方法的一些实施例的浮置栅极的制造阶段。

图8A-B绘示根据图6的方法的一些实施例的浮置栅极的制造阶段。

图9绘示根据本发明的一些实施例，氧化物厚度与时间的关系的示意图。

图10A-D绘示根据本发明的一些实施例的浮置栅极的制造阶段。

图11A-C绘示根据本发明的一些实施例的结构的制造阶段。

图12绘示根据本发明的一些实施例的示例性工艺腔室。

图13A绘示根据本发明的一些实施例的第一示例性改良等离子体工艺腔室。

图13B绘示根据数个实施例，可使用在腔室中的基板支撑件冷却系统的示例性实施例。

图14绘示根据本发明的一些实施例的第二示例性改良等离子体工艺腔室。

图15绘示根据本发明的一些实施例的第三示例性改良等离子体工艺腔室。

图16绘示根据一个或多个实施例的腔室，可以用于加热材料表面的光源系统。