[发明专利]纠错码解码装置、纠错码解码方法以及纠错码解码程序无效

专利信息
申请号: 201180012754.3 申请日: 2011-03-07
公开(公告)号: CN102792597A 公开(公告)日: 2012-11-21
发明(设计)人: 冈村利彦 申请(专利权)人: 日本电气株式会社
主分类号: H03M13/29 分类号: H03M13/29;H03M13/27;H03M13/45
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 王波波
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 纠错码 解码 装置 方法 以及 程序
【说明书】:

技术领域

本发明涉及纠错码解码装置或设备,具体涉及用于对由turbo码表现的并行级联码进行解码的纠错码解码设备、纠错码解码方法和纠错码解码程序。

背景技术

纠错编码技术是用于通过数据编码和解码操作保护数据免受差错(如,在数据传输期间发生在通信路径上的比特反转)的技术。这样的纠错编码技术广泛用于各种领域,如,无线通信和数字存储介质。编码是将用于传输的信息转换为附加了冗余比特的码字的处理。解码是利用冗余并根据含错码字(接收字)推断原始码字(信息)的处理。

Berrou等提出的turbo码因其强大的纠错能力,越来越多地被实际运用于移动应用。非专利文献1中对turbo码进行了讨论。

图1示出了turbo编码器100和turbo码解码器110的配置。

图1(a)中示出的turbo编码器100包括经由交织器103并行级联的两个系统反馈卷积编码器101和102。该卷积码被称为turbo码的基本码,对于基本码,通常使用存储器数目不大于4的代码。图1示出了存储器数目为2的示例。以下,将编码器101称为“基本码1”,将编码器102称为“基本码2”,将每个编码器产生的校验序列分别称为“校验1”和“校验2”。交织器103执行比特重排处理。交织器103的尺寸和设计极大地影响编码性能。

将描述图1(b)中所示的turbo码解码器110的配置。软输入软输出(以下可称为“SISO”)解码器111执行与每个基本码相对应的解码处理。存储器112、113和114分别保持与信息序列、校验1和校验2相对应的接收值。存储器115保持对基本码进行SISO解码获得的软输出值(外部信息)。去交织器116执行将交织器103进行的重排恢复排列的处理。turbo码解码方法的特征在于:重复地将对基本码进行SISO解码获得的软输出值(外部信息)用作另一基本码的软输入值(先验信息)。以下,基于turbo码的基本码是二元卷积码这一假设进行描述。

最优软输出解码涉及:通过在码字的约束条件下基于接收序列计算每个信息比特的后验概率,来确定“0”或“1”。出于该目的,对以下式(1)进行计算就足够了。

L(t)=log(P(u(t)=0|Y)/P(u(t)=1|Y))(1)

其中,u(t)是时间点t的信息比特,Y是码字的接收值序列,P(u(t)=b|Y)(b=0,1)是u(t)=b在接收序列Y的条件下成立的条件概率。就计算量而言,极难由传统纠错码确定L(t)。然而,对于存储器数目较小的卷积码(如,turbo码的基本码),可以用状态数目较少的码格来表示整个码字,利用所述码格能够实现高效的SISO解码。该算法可称为BCJR算法或MAP算法,非专利文献2中对该算法进行了描述。

MAP算法可以应用于turbo码中使用的SISO解码。在重复turbo码解码期间交换的软输出值不是式(1)的值L(t)本身,而是被称为外部信息的值Le(t),该外部信息根据L(t)计算得到并由以下式(2)表示。

Le(t)=L(t)-C·x(t)-La(t)(2)

其中,x(t)是信息比特u(t)的接收值,La(t)是通过对另一基本码进行软输出解码获得的外部信息,用作u(t)的先验信息,C是通过通信路径的SN比(信噪比)确定的系数。

将详细讨论MAP算法。在卷积码中,输入信息的码字随编码器中的存储器值而改变。编码器中的存储器值被称为编码器的“状态”。卷积码的编码涉及:产生输出,同时状态随信息序列改变。码格是状态转移的组合在图中的表示。在码格中,编码器在每个时间点的状态被表示为节点,向存在来自每个节点的转移的状态的节点对分配边。向边分配在转移中输出的码字的标记。边的联接被称为路径,并且路径的标记与卷积码的码字序列相对应。

图2(a)示出了图1所示的基本码的卷积编码器(存储器的数目为2)的配置。图2(b)示出了与图2(a)的编码器相对应的码格。在初始状态下,存储器均为0。编码器的状态与存储器的值相对应。在图2的卷积码中,当初始信息比特为0时,输出码字“00”,使得时间点1的状态为“00”。当信息比特为1时,输出码字“11”,并且时间点1的状态为“10”。在时间点2,输出与信息比特0或1相对应的码字,并且对于时间点1的每个状态“00”和“11”,发生到时间点2的状态转移。编码器的状态可由与存储器的数目相对应的比特数的整数来表示,如,0表示“00”,3表示“11”。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201180012754.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top