[发明专利]包括凹进轮廓的垂直晶体管

说明书

技术领域

本发明总体上涉及半导体器件，具体地，涉及晶体管器件。

背景技术

在半导体处理技术中，借助结合了选择性蚀刻处理的光刻法来对相对于晶片表面是水平的平面衬底表面进行构图。在集成电路的处理中，在晶片或衬底表面上形成具有显著形貌的起伏。通常，这类起伏包括相对于衬底表面倾斜或垂直的表面。随着集成电路的尺寸不断缩小，越来越有必要形成垂直或倾斜的器件表面，以便在其垂直范围上从功能上区分这些器件，同时仍保持图案对准。这些类型的半导体器件的示例包括深沟式电容器、叠层电容器和垂直晶体管。

当前，使用常规光刻技术，不可能将图案直接设置在相对于衬底表面垂直的壁上。通常，使用适合的填料来完成这类垂直壁构图，所述填料在部分地填入沟槽中时用作壁的位于下面的部分的掩模，同时允许处理填料以上的壁。例如，当要在填料以下的垂直壁上仅沉积氧化物时，首先在起伏的整个表面上沉积或产生氧化物。最初用适合的填料完全填充起伏或沟槽。随后，使填料凹进回到正好覆盖预期的氧化物的深度。在去除氧化物的未覆盖区域之后，去除剩余的填料。

可替换地，当要仅在垂直壁的上部区域中沉积或产生氧化物时，首先在整个起伏图案的整个表面上提供蚀刻停止层，例如，氮化物层。将易于受定向蚀刻影响的不同材料，例如多晶硅，用于填充起伏，并进行蚀刻，直至回到最终垂直氧化物的预期覆盖深度。在从壁的未填充区域去除蚀刻停止层后，在未覆盖的区域中使用热工艺沉积或产生氧化物。接下来，各向异性地蚀刻氧化物，这从水平方向去除沉积的氧化物。这之后是去除填料，随后去除蚀刻停止层。

存在可以用于在衬底起伏的垂直或倾斜表面上沉积薄膜的沉积工艺。然而，其难以控制所沉积的层的厚度。通常，随着起伏深度的增大，例如，随着垂直或倾斜壁的长度增大，覆盖层的厚度减小。这样，在起伏的长度上，使用这些类型的沉积工艺沉积的层在深度上具有相对大的差别。这些类型的沉积工艺包括等离子体增强化学气相沉积法（PECVD）和使用四乙基原硅酸酯（TEOS）的氧化硅的限制扩散沉积工艺。

由此，当前正需要提供包括被构图的垂直或倾斜器件表面的半导体器件架构。当前还需要提供能够在无需高分辨率对准容限的情况下，处理半导体器件的小器件特征的制造技术。

发明内容

根据本发明的一个方面，一种晶体管包括衬底、导电材料层和电绝缘材料层。衬底、导电材料层和电绝缘材料层中的一个或多个的至少一部分限定出凹进轮廓。

根据本发明的另一个方面，电绝缘材料层是第一电绝缘材料层，并且所述晶体管包括与所述凹进轮廓相符的第二电绝缘材料层。在本发明的另一个方面中，半导体材料层与接触所述第二电绝缘材料层的凹进轮廓相符。

根据本发明的另一个方面，电绝缘材料层和导电材料层限定出凹进轮廓。

根据本发明的另一个方面，一种驱动半导体器件的方法，包括提供晶体管，该晶体管包括衬底、第一导电材料层和电绝缘材料层，所述电绝缘材料层包括与所述导电材料层相关的凹进轮廓；位于所述电绝缘材料层上的第二导电材料层；以及位于所述衬底上的第三导电材料层；在所述第二导电材料层与所述第三导电材料层之间施加电压；以及对所述第一导电材料层施加电压，以电连接所述第二导电材料层和所述第三导电材料层。

附图说明

在以下的本发明的优选实施例的详细说明中，参照了附图，在其中：

图1是垂直晶体管的示意性截面图；

图2至8是与制造图1所示的垂直晶体管的方法的示例性实施例相关的处理步骤的示意性截面图；

图9是示出图1所示的垂直晶体管的性能转移特性的曲线图；以及

图10是示出图1所示的垂直晶体管的性能I_d-V_d曲线特性的曲线图。

具体实施方式

本说明书将具体涉及构成根据本发明的器件的一部分的元件，或者与该器件更直接合作的元件。应理解，没有具体示出或说明的元件可以采取本领域技术人员公知的各种形式。

参照图1，示出了垂直晶体管100的示意性截面图。晶体管100包括衬底110、（第一）导电材料层120和（第一）电绝缘材料层130。晶体管100还包括另一个（第二）电绝缘材料层150、半导体材料层160、（多个）电极700和电极800。

导电层120位于衬底110与绝缘层130之间。导电层120的第一表面与衬底110的第一表面接触，而导电层120的第二表面与绝缘层130的第一表面接触。绝缘材料层130常常称为电介质材料层。衬底110常常称为支撑，可以是刚性的或者柔性的。