[发明专利]半导体器件及半导体器件的驱动方法

说明书

技术领域

本文所公开的本发明涉及包括半导体元件的半导体器件以及半导体器件的驱动方法。

背景技术

使用半导体元件的存储器装置广义地分为两类：在未供电时丢失已存储数据的易失性存储器装置，以及甚至在未供电时也保持已存储数据的非易失性存储器装置。

易失性存储器装置的一个典型示例是动态随机存取存储器（DRAM）。DRAM按照如下方式来存储数据：使得存储器元件中包含的晶体管被选择，并且电荷存储在电容器中。

从DRAM读取数据时，按照上述原理，电容器中的电荷丢失；因而每次读出数据时需要另一个写入操作。此外，存储器元件中包含的晶体管在截止状态中具有源极与漏极之间的泄漏电流（断态电流）等，并且即使在没有选择晶体管时，电荷也流入或流出该晶体管，这使数据保持周期较短。为此，需要以预定间隔进行写入操作（刷新操作），并且难以充分降低功率消耗。此外，由于已存储数据在电力供应停止时丢失，所以需要利用磁性材料或光学材料的另一种存储器装置，以便将数据保持长时间。

易失性存储器装置的另一个示例是静态随机存取存储器（SRAM）。SRAM通过使用诸如触发器电路之类的电路来保持已存储数据，并且因而无需刷新操作，这是优于DRAM的优点。但是，每存储容量的成本较高，因为使用诸如触发器电路之类的电路。此外，如同DRAM中那样，SRAM中的已存储数据在电力供应停止时丢失。

非易失性存储器装置的一个典型示例是闪速存储器。闪速存储器包括晶体管中的栅电极与沟道形成区之间的浮栅，并且通过将电荷保持在浮栅中来存储数据。因此，闪速存储器的优点在于，数据保持周期极长（半永久），并且不需要易失性存储器装置所需的刷新操作（例如参见专利文献1）。

但是，闪速存储器中存在的问题在于，存储器元件在预定数量的写入操作之后变得无法起作用，因为存储器元件中包含的栅绝缘层因写入操作中生成的隧道电流而退化。为了降低这个问题的影响，例如，能够采用一种在存储器元件之间均衡写入操作的数量的方法，但是需要复杂的外围电路来实现这种方法。此外，甚至当采用这种方法时，也没有解决使用寿命的基本问题。换言之，闪速存储器不适合频繁重写数据的应用。

另外，需要高电压，以便将电荷注入浮栅中或者去除电荷，并且要求用于这个方面的电路。此外，需要较长时间来注入或去除电荷，并且不容易提高写入和擦除数据的速度。

[参考文献]

[专利文献1] 日本公开的专利申请No. S57-105889。

发明内容

鉴于上述问题，所公开的本发明的一个实施例的目的是提供一种具有新结构的半导体器件，该半导体器件甚至在未供电时也能够保持已存储数据，并且具有无限数量的写入周期。

在所公开的本发明中，半导体器件使用能够充分降低晶体管的断态电流的材料来形成，例如作为宽能隙半导体的氧化物半导体材料。能够充分降低晶体管的断态电流的半导体材料的使用允许将数据保持长时间。

在所公开的本发明中，半导体器件包括例如使用宽能隙半导体所形成的存储器单元，并且半导体器件包括电位转换电路，该电位转换电路用于输出比参考电位要低的电位用于从存储器单元读取数据。

更具体来说，例如能够采用下列结构。

本发明的一个实施例是一种半导体器件，该半导体器件包括写入字线、读取字线、位线、源线、信号线、具有多个存储器单元的存储器单元阵列、第一驱动器电路、第二驱动器电路和电位转换电路。存储器单元之一包括：第一晶体管，包括第一栅电极、第一源电极、第一漏电极和第一沟道形成区；第二晶体管，包括第二栅电极、第二源电极、第二漏电极和第二沟道形成区；以及电容器。第一沟道形成区包含与第二沟道形成区不同的半导体材料。第一栅电极、第二漏电极和电容器的一个电极相互电连接，并且形成保持电荷的结点，第一驱动器电路通过位线电连接到第一漏电极，并且通过信号线电连接到第二源电极。第二驱动器电路通过读取字线电连接到电容器的另一个电极，并且通过写入字线电连接到第二栅电极。电位转换电路向第二驱动器电路输出比参考电位要低的电位。