[发明专利]包括物理不可再生功能单元的硅集成电路以及用于测试这种电路的方法和系统

权利要求书

1.一种硅集成电路，包括允许生成专用于所述电路的签名的物理不可复制功能单元LPUF，所述功能单元的特征在于其包括：

-环形振荡器，其包括信号e所经过的回路（502），所述回路由互相串联连接的N个拓扑结构相同的滞后链（500，501）和反相门（503）形成，所述滞后链（500，501）包括互相串联连接的M个延迟元件（506,507）；

-控制模块（505），其生成N个控制字（C₁,C₂），所述字用于配置由所述滞后链在经过所述滞后链的信号e上所引入的延迟的值；

-测量模块（504），其在更新所述控制字之后，在最后一个滞后链（501）的输出处测量所述信号的频率；

-用于从频率测量推导构成所述电路的所述签名的位的装置。

2.根据权利要求1所述的电路，其特征在于：所述电路是ASIC或FPGA。

3.根据权利要求1和2中的任一项所述的电路，其特征在于：所述签名用作加密密钥。

4.根据权利要求1和2中的任一项所述的电路，其特征在于：所述签名用于其认证。

5.根据前述权利要求中的任一项所述的电路，其特征在于：所述延迟元件包括用于根据至少两个截然不同的路径（403,404）来操控（400）经过它们的信号（e_i，j）的装置，其中路径引入对其而言特定的延迟值（d_i，j⁰,d_i，j¹），由至少一个属于控制字的位（C_i，j）来控制所述操控。

6.根据前述权利要求中的任一项所述的电路，其特征在于：由控制字的级联构成的挑战字出现在所述控制模块（505）的输入处，所述模块基于所述字生成组合，以便配置所述滞后链（500，501）。

7.根据前述权利要求中的任一项所述的电路，其特征在于：根据对所述控制字的各种组合的所测量的频率的分级来确定所述签名的位。

8.根据权利要求1至6中的任一项所述的电路，其特征在于：根据两个测量的频率值之间的估计的差来确定所述签名的位，所测量的频率值对应于控制字的组合。

9.根据权利要求1至6中的任一项所述的电路，其特征在于：根据两个估计的频差（δ_j）之间的比值来确定所述签名的位。

10.根据前述权利要求中的任一项所述的电路，其特征在于其包括随机数发生器，所生成的数用于选择测量对应于所述控制字的组合的频率的顺序。

11.根据前述权利要求中的任一项所述的电路，其特征在于其包括至少一个奇偶校验位，这种位用于纠正所述签名的生成有误差的位。

12.一种测试集成电路的方法，所述集成电路包括根据权利要求1至11中的任一项所述的物理不可复制功能单元LPUF，其特征在于将一系列步骤应用于所测试的电路以便选择可以以选择的可靠性等级生成专用于所述电路的签名的电路，这些步骤对应于：

-选择参数T和Th（1000）来配置所述测试以及海明距离至少等于预定值HD的控制字的B组合；

-测量阶段（1003），在所述测量阶段期间测量表示所述电路的签名位的代表性的数量直到每个签名位进行了T次测量，累积所述T次测量以便决定对应位是否是不确定的，在与至少一个从所述参数Th的值推导出的值比较之后作出所述决定，根据所检测的不确定位的数量来选择所测试的电路。