[发明专利]用于解码码字的方法、设备和计算机程序

说明书

技术领域

本发明涉及用于解码码字的方法、设备和计算机程序。更具体地，本发明涉及已经使用纠错码生成的码字的数据纠错的方法。

背景技术

不依赖于闪速存储器制造者，闪速存储器面临不可忽略的原始误码率。过去的研究活动已经研究和识别这些原始误码的原因，原始误码包括隧穿和热电子注入的程序干扰、量子能级噪声效应、不稳定隧穿（erratic tunneling）、由于应力感应的漏电流（SILC）和读取干扰的数据保持、以及去陷感应保持（detrapping-induced retention）。适当放置纠错码（ECC），以便实现更好可靠性。里德所罗门（RS）或博斯-查德胡里-霍昆格母（BCH）码可以用于该目的。一些硬件制造者明确建议使用4位ECC。

ECC特征在于它们可以校正的错误数(t_c)以及它们能够检测的错误数(t_d)，其中t_c<=t_d。如果发生数据块中比它们可以检测到的更多错误，那么存在更高误校正的风险。可以通过相应地选择ECC的参数，减小出现比可以校正的更多错误的可能性。

ECC解码器接收编码的码字，并且从其计算告知编码的码字是否包括一个或多个错误的值。在该计算之后，ECC解码器可以尝试解码码字。不稳定码字的解码结果可以是：

-解码正确码字

-称为擦除的解码失败事件，例如不能校正码字，或者

-导致不正确码字的误校正。

设计用于特定应用的ECC，以便将误校正的可能性减小到可接受的水平。在此检测擦除比进行误校正更好。在擦除的情况下，更高级ECC（像诸如RAID的C2码）可以用于检测和恢复这些情况。

由N.Mielke、T.Marquart、N.Wu、J.Kessenich、H.Belgal、E.Schares、F.Trivedi、E Goodness和L.R.Nevill在IEEE第46界年度国际可靠性物理研讨会（菲尼克斯，2008年）上发表的“Bit Error Rate in NAND Flash Memories”包括基于闪速存储器的多层单元（MLC）中的错误模式的调查。来自四种类型的基于MLC的NAND闪速存储器器件的分析的结果显示三种类型的错误，即导致单元用比预定的更高阈值电压编程的写错误、由于浮置栅极的电子损失的保持错误、以及由于施加到块中所有取消选择的字线的特定电压的读干扰错误。这些错误类型导致在阈值电压向上或向下移动一个级别的意义上的位错误。

在Jen-Wei Hsieh、Tei-Wei Kuo、Hsiang-Chi Hsieh的文章“Apparatus for improving Data Access Reliability of Flash Memory”（美国专利申请US2007/0266298A1，2007年11月）中，提出了一种方法，其使用阈值电压的精确值，以指示测量的电压是否在合理范围。如果否，那么读取的单元将标记为可疑的。该信息然后可以用在ECC解码中，以指示错误在何处，并且因此改进数据存取可靠性。该方法意味着直接集成在闪存芯片上，因为需要对于精确阈值电压值的存取。如果测量的阈值电压精确匹配错误级别，那么该方法不能检测错误位置。

US5475693指向用于闪速EEPROM存储器阵列的错误管理处理。其描述了在错误可能影响由该闪速EEPROM存储器阵列提供的数据的精度之前，利用错误检测和校正电路来检测和校正可能在闪速EEPROM存储器阵列中出现在以每单元多位格式存储的数据中错误的方法。该方法包括检测正在读取的阵列的扇区中存在的错误，如果没有检测到错误则终止检测处理，如果检测到小于第一数目的错误则校正错误，如果检测到大于第一数目的错误则重试阵列的扇区中的错误检测，如果检测到大于第一数目的错误的第二数目的错误则在重试之后校正错误，如果检测到大于第二数目的错误但是小于第三数目的错误（其是能够校正的最大的错误检测处理）则标记阵列块为可疑的，然后校正检测到的错误。该方法通过重试（包括以更低读取速度重试），尝试从大于给定数目的错误恢复。如果重试失败，并且该块之前已经标记为可疑的，它将从服务永久移除。该方法仅依赖于使用的ECC。在特定实施例中，ECC检测6个错误，并且可以校正直到5个错误。结果，具有大于5个错误的块直接标记为坏的。