[发明专利]在低电力睡眠模式中无须中央处理单元干预的外部装置电力控制

权利要求书

1.一种集成电路数字装置，其独立于何时所述数字装置在低电力睡眠模式中而确定外部装置的控制及状态，所述集成电路数字装置包括：

数字处理器，其具有唤醒输入，当施加第一逻辑电平到所述唤醒输入时，所述唤醒输入使所述数字处理器从睡眠模式唤醒到操作模式，且当施加第二逻辑电平到所述唤醒输入时，所述唤醒输入不唤醒所述数字处理器；

电力开启定时器，其耦合到外部装置，其中所述电力开启定时器引起所述外部装置在第一时段期间进入操作模式；

取样定时器，其中所述取样定时器引起在第二时段期间来自所述外部装置的输出被施加到所述处理器的所述唤醒输入，其中在所述第二时段期间

如果所述外部装置的所述输出是在所述第一逻辑电平处，那么所述处理器唤醒到所述操作模式；及

如果所述外部装置的所述输出是在所述第二逻辑电平处，那么所述处理器保留在所述睡眠模式中。

2.根据权利要求1所述的集成电路数字装置，其中所述第二时段与所述第一时段的开始同时开始。

3.根据权利要求1所述的集成电路数字装置，其中所述第二时段在所述第一时段已开始后开始。

4.根据权利要求1所述的集成电路数字装置，其中所述第一逻辑电平是逻辑高，且所述第二逻辑电平是逻辑低。

5.根据权利要求1所述的集成电路数字装置，其中所述第一逻辑电平是逻辑低，且所述第二逻辑电平是逻辑高。

6.根据权利要求1所述的集成电路数字装置，其中在所述第二时段期间来自所述外部装置的所述输出与来自所述取样定时器的输出经一起逻辑“与运算”接着被施加到所述数字处理器的所述唤醒输入。

7.根据权利要求1所述的集成电路数字装置，其中所述电力开启定时器是选自由通用定时器、实时时钟及日历RTCC、监视定时器WDT及深度睡眠WDT组成的群组。

8.根据权利要求1所述的集成电路数字装置，其中所述取样定时器是选自由实时时钟及日历RTCC、监视定时器WDT及深度睡眠WDT组成的群组。

9.根据权利要求1所述的集成电路数字装置，其中所述外部装置是选自由温度传感器、压力传感器、湿度传感器、pH传感器、电流传感器及电压传感器组成的群组。

10.根据权利要求1所述的集成电路数字装置，其中所述数字装置是选自由微控制器、微处理器、数字信号处理器DSP、专用集成电路ASIC、可编程逻辑阵列PLA及可编程门阵列PGA组成的群组。

11.根据权利要求1所述的集成电路数字装置，其进一步包括由所述电力开启定时器控制且向所述外部装置供应电力的介入电力继电器。

12.根据权利要求11所述的集成电路数字装置，其中所述介入电力继电器是电力晶体管。

13.一种集成电路混合信号装置，其独立于何时所述混合信号装置在低电力睡眠模式中而确定外部装置的控制及状态，所述集成电路混合信号装置包括：

数字处理器，其具有唤醒输入，当施加第一逻辑电平到所述唤醒输入时，所述唤醒输入将所述数字处理器从睡眠模式唤醒到操作模式，且当施加第二逻辑电平到所述唤醒输入时，所述唤醒输入不唤醒所述数字处理器；

比较器，其具有耦合到外部装置的模拟输出的第一输入；

电压参考，其具有连接到所述比较器的第二输入的参考电压输出；

电力开启定时器，其耦合到所述外部装置，其中所述电力开启定时器引起所述外部装置在第一时段期间进入操作模式；

取样定时器，其中所述取样定时器引起在第二时段期间来自所述比较器的输出被施加到所述处理器的所述唤醒输入，

其中在所述第二时段期间

如果所述外部装置的所述模拟输出大于所述参考电压输出，那么所述处理器唤醒到所述操作模式；及

如果所述外部装置的所述模拟输出等于或小于所述参考电压输出，那么所述处理器保留在所述睡眠模式中。

14.根据权利要求13所述的集成电路数字装置，其中所述第二时段与所述第一时段的开始同时开始。

15.根据权利要求13所述的集成电路数字装置，其中所述第二时段在所述第一时段已开始后开始。