[发明专利]碳化硅绝缘栅型半导体器件及其制造方法

说明书

技术领域

本发明涉及采用碳化硅(SiC)作为半导体材料的绝缘栅型半导体器件以及制造绝缘栅型半导体器件的方法。

背景技术

近来，SiC作为下一代的半导体材料正引起广泛关注。SiC具有的电介质击穿电场为6MV/cm，该电场的大小比硅(Si)的大1个数量级。SiC的这种高电介质击穿特性会为半导体器件提供有利的特性，而这种特性是利用目前主流的Si型半导体器件不能实现的。具体来讲，SiC半导体器件的高击穿电压和低损耗导致非常需要实现功率转换器件的实际使用，所述功率转换器件诸如是电功率、火车、车辆、电器设备等领域中的小且高效率的反相器和转换器。

作为这种SiC半导体器件，提出了一种绝缘栅型半导体器件，尤其是DMOS(双扩散金属氧化物半导体)结构的垂直MOSFET(MOS场效应晶体管；金属氧化物膜-半导体场效应晶体管)(参照专利No.3498459(专利文献1))。根据专利文献1，垂直MOSFET包括p基体(主体)区、n⁺源区和由碳化硅制成的n⁺漏区；形成在p基底区的表面处的栅绝缘膜、设置在栅绝缘膜上的栅电极以及电流流经的两个主电极。通过向栅电极施加正电压并且调节位于栅绝缘膜下方的p基底区的表面层处引入的反转层中的电子浓度，来控制主电极之间的电流。

引用列表

专利文献

PTL 1：日本专利No.3498459

发明内容

技术问题

DMOS结构的垂直型MOSFET器件由多个基本单元形成，每个基本单元用作DMOS结构的MOSFET。将相邻的基本单元布置成在边界处形成接触。由基本单元环绕的器件中的基本单元彼此影响并且表现出相同的性能。然而，位于最外围(终端部分)的基本单元从环境接收不同的影响，使得其行为不同于内部基本单元的行为。具体来讲，在主电极之间没有电流流过的截止状态下，电场集中在基体(主体)区的一部分中，从而导致器件的击穿电压降低的问题。根据在终端部分构造中出现的这种问题，评价和最佳化终端部分的构造，以实现具有高击穿电压和高性能的本发明的碳化硅绝缘栅型半导体器件。

问题的解决方案

本发明的碳化硅绝缘栅型半导体器件包括：半导体层，其具有第一导电类型，形成在衬底上并且具有与接触衬底的面的一侧相反的第一主面；以及电极和互连，其形成在第一主面上。半导体层包括：有源区，其形成为包括第一主面；以及外围RESURF区，其形成为带形，以便环绕有源区的外围并包括第一主面。在有源区中，从平面视角来看由构成多边形的虚拟边界线环绕的多个基本单元被布置成没有间隙，以便在边界线处形成接触。多个基本单元中的每个在主面处具有第二导电类型的主体区，所述主体区构成多边形的大体相似形。外围RESURF区具有第二导电类型，被形成为包括构成有源区最外围的基本单元中的主体区。外围RESURF区的不含主体区的部分的宽度大于或等于至少半导体层的厚度的1/2。

根据本发明，外围RESURF区用于缓解集中在位于最外围的主体区的一部分中的电场，从而允许提高碳化硅绝缘栅型半导体器件的击穿电压。

在距离所述第一主面达到0.05μm的深度的所述半导体层的表面区域处，所述第二导电类型外围RESURF区的平均杂质浓度优选地高于所述第二导电类型主体区的平均杂质浓度，更优选地大于或等于所述第二导电类型主体区的平均杂质浓度的三倍。

主体区中的表面区域的平均杂质浓度与碳化硅绝缘栅型半导体器件的、诸如阈值电压和沟道迁移率的电特性密切相关，并且接近1×10¹⁶cm^-3，尤其大致为2×10¹⁶cm^-3。如果外围RESURF区中的表面区域的平均杂质浓度低于主体区中的表面区域的平均杂质浓度，则当碳化硅绝缘栅型半导体器件处于截止状态时，主体区中的表面层将耗尽，从而致使碳化硅绝缘栅型半导体器件转变成导通状态不稳定。通过将外围RESURF区中的表面区域的平均杂质浓度设定成高于主体区中的平均杂质浓度，防止耗尽层被引入到主体区中的表面区域中，从而使得转变到导通状态稳定。

所述主体区具有所述第二导电类型的杂质浓度分布，所述杂质浓度分布在距离所述第一主面的深度方向上具有最大值。在深度对应于主体区中的所述最大值处，所述外围RESURF区中的所述第二导电类型的杂质浓度优选地小于或等于所述主体区中的所述第二导电类型的杂质浓度的最大值的1/3。另外，所述外围RESURF区距离所述第一主面的深度优选地大于所述主体区距离所述第一主面的深度。