[发明专利]非易失性存储装置和对非易失性存储装置的写入方法

说明书

技术领域

本发明涉及非易失性存储装置和对非易失性存储装置的写入方法。更详细的，涉及具有电阻变化型元件的非易失性存储装置和对非易失性存储装置的写入方法。

背景技术

非易失性存储装置广泛装载在便携电话和数字相机等便携设备上，使用急剧扩大。近年来，处理声音数据和图像数据的机会增加，开始强烈希望容量大到之前以上且可高速动作的非易失性存储装置。在用于便携设备的非易失性存储装置领域中，对耗电量低的要求进一步增强。

当前的非易失性存储装置的主流是闪存(flash memory)。闪存通过控制浮栅(floating gate)中贮存的电荷来进行数据的存储。由于闪存具有在浮栅中以高电场贮存电荷的结构，所以小型化有限制，指出了进一步大容量化所需的细微加工有困难的问题。进一步，闪存中为了进行改写而必须统一擦除规定的块。因该特性，闪存的改写需要非常长的时间，对随机访问和高速化也有限制。

作为解决这些问题的下一代非易失性存储装置，使用了通过电阻的变化来记录信息的电阻变化型元件。作为利用当前提出的电阻变化型元件的非易失性半导体装置(还称作“非易失性存储器”)，提出了MRAM(Magnetic RAM：磁性RAM)、PCRAM(Phase-Change RAM：相变RAM)和ReRAM(Resistive RAM：电阻式RAM)等(例如，参考专利文献1～3)。

专利文献1公开了采用钙钛矿(perovskite)结构的氧化物的双极型ReRAM元件的控制方法的一例。这里，双极型是指利用极性不同的电压脉冲，通过一个极性的电压脉冲使ReRAM元件变为高电阻状态，通过另一个极性的电压脉冲变为低电阻的状态。ReRAM元件是指通过电刺激至少可在第1电阻状态(“低电阻状态”、还称作“LR状态”或仅称为“LR”)、电阻值比所述第1电阻状态高的第2电阻状态(“高电阻状态”、还称作“HR状态”或仅称为“HR”)之间可逆变化的元件。是指根据所述电阻状态来存储信息的非易失性存储器。

下面，参考附图来说明该ReRAM元件的控制方法。

图20至图22是表示专利文献1公开的存储器单元9的控制方法的图。存储器单元9具备电阻变化型元件1和选择晶体管2。电阻变化型元件1的一个端子和选择晶体管2的一个主端子(漏极或源极)彼此电连接。选择晶体管2的另一个主端子(源极或漏极)通过源极线6与源极线端子3电连接。电阻变化型元件1的另一个端子通过位线8与位线端子5电连接。选择晶体管2的栅极通过字线7与字线端子4电连接。在写入数据的情况(写入“1”的情况(这里，将数据“1”分配给ReRAM元件的HR状态))、进行擦除的情况(写入“0”的情况(这里，将数据“0”分配给ReRAM元件的LR状态))、以及进行读出的情况中的任何一种情况下，对所选出的存储器单元的字线端子4施加高电平的开启(on)电压，使选择晶体管2变为导通状态。

图20是表示在专利文献1的存储器单元9中，在进行写入动作时的电压脉冲的施加状态的图。将源极线6设定为0V(接地)，并对位线8施加具有规定的写入电压振幅的正极性写入脉冲，向电阻变化型元件1写入希望的数据。在将多值信息写入到电阻变化型元件1的情况下，将写入脉冲的电压振幅设定为与写入数据的值相应的电平。例如，在将4值数据写入一个电阻变化型元件1的情况下，从对应于各个写入数据的值而决定的规定的4个电压振幅中选择1个而进行写入动作。此外，写入脉冲宽度选择与元件相应的适当宽度。即，为了变化为规定的电阻状态，存在与该电阻状态对应的1个电压振幅电平和脉冲宽度。

图21是表示在专利文献1的存储器单元9中，进行擦除动作时的电压脉冲的施加状态的图。将位线8设定为0V(接地)，向源极线6施加具有规定的擦除电压振幅的正极性擦除脉冲。通过施加擦除脉冲，使电阻变化型元件1的电阻为最小值。专利文献1中，公开了以下内容，即：在将多个位线8设定为0V的状态下，若向特定的源极线6施加擦除脉冲，则与该多个位线8和源极线6连接的多个存储器单元同时被统一擦除。

图22是表示在专利文献1的存储器单元9中，进行读出动作时的电压脉冲的施加状态的图。在读出电阻变化型元件1中存储的数据的情况下，将源极线6设定为0V(接地)，将规定的读出电压经由读出电路施加给所选出的位线8。若施加了读出电压，则通过比较判定电路将位线8的电平与用于读出的参考电平相比较，读出存储数据。