[发明专利]数据处理方法、装置及系统

说明书

技术领域

本发明实施例涉及计算机技术领域，尤其是一种数据处理方法、装置及系统。

背景技术

在容错计算机领域，数据可靠性对整个系统的性能至关重要，系统运行时的数据都存储于动态随机访问存储器(Dynamic Random Access Memory，简称DRAM)中，由于DRAM存储数据易出错，所以内存的错误检查和纠正是容错计算机领域一项非常重要的可靠性技术。

现在Intel处理器一个高速缓冲存储器(Cache)行的大小为64Byte或128Byte，对于带错误纠正码(Error Correction Code，简称ECC)的双列直插式存储模块(Dual In-line Memory Module，简称DIMM)，目前的纠错方案都是以32Byte数据加32bit ECC来实现对一个DRAM颗粒内容失效的纠正。在x4DRAM颗粒组成的DIMM上，一个32Byte数据加32bit校验的ECC字在DIMM上的数据布局如图1所示，图1中虚线表示省略的DRAM颗粒，也称为Device，及其对应的数据data。如图1所示，DRAM颗粒Device0～15存储数据data，DRAM颗粒Device16～17存储ECC。假设一个DRAM颗粒Device4损坏，将导致一个ECC字上的16个bit出错，检测到错误后，将启动ECC完成这16个bit的错误纠正，并且将纠正后的数据写回到内存中。

在上述现有技术方案中，ECC字只能检测到两个DRAM颗粒失效的错误，也就是最多检测到两个DRAM颗粒失效时所对应的32bit错误，存在错误检测能力不强的问题。

发明内容

本发明实施例提供一种数据处理方法、装置及系统，用以解决现有技术中ECC错误检测能力不强的问题。

一方面，本发明实施例提供了一种数据处理方法，包括：

接收主控装置发送的读命令，所述读命令中包含第一地址；

根据所述第一地址从存储器中读取第一数据和与所述第一数据对应的第一循环冗余校验CRC码和第一ECC；

根据所述第一CRC码对所述第一数据进行错误检测，若检测到错误，则根据所述第一ECC对所述第一数据进行错误纠正。

另一方面，本发明实施例提供了一种数据处理方法，包括：

接收主控装置发送的写命令，所述写命令包含第五数据和第五地址；

对所述第五数据进行循环冗余校验CRC编码和错误冗余码ECC编码，生成第五CRC码和第五ECC；

将所述第五CRC码、第五ECC和第五数据写入存储器中对应所述第五地址的位置。

另一方面，本发明实施例提供了一种数据处理装置，包括：

接收模块，用于接收主控装置发送的读命令，所述读命令中包含第一地址；

读取模块，用于根据所述第一地址从存储器中读取第一数据和与所述第一数据对应的第一循环冗余校验CRC码和ECC；

检纠错模块，用于根据所述第一CRC码对所述第一数据进行错误检测，若检测到错误，则根据所述第一ECC对所述第一数据进行错误纠正。

另一方面，本发明实施例提供了一种数据处理装置，包括：

接收模块，用于接收主控装置发送的写命令，所述写命令包含第五数据和第五地址；

编码模块，用于对所述第五数据进行循环冗余校验CRC编码和错误冗余码ECC编码，生成第五CRC码和第五ECC；

写入模块，用于将所述第五CRC码、第五ECC和第五数据写入存储器中对应所述第五地址的位置。

再一方面，本发明实施例提供了一种数据处理系统，包括：依次连接的主控装置、控制器和存储器，

所述主控装置用于，向所述控制器发送读命令；

所述控制器包括如上所述的数据处理装置；

所述存储器，用于存储第一数据和与所述第一数据对应的第一循环冗余校验CRC码和第一ECC。

本发明实施例采用了错误检测能力更强的循环冗余码CRC码对从存储器中读取的数据进行错误检测，若检测到错误再用ECC对读取的数据进行错误纠正的技术手段，克服了现有技术中ECC错误检测能力不强的问题，进而提高了系统的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的DIMM数据布局示意图。

图2为本发明实施例的一种应用示意图。