[发明专利]多核路由器

说明书

技术领域

本发明实施例涉及通信领域，尤其涉及多核路由器。

背景技术

现有的分布式路由器包括主控板、背板、接口板及网板，主控板是多个功能模块的集合体，对整个路由器的管理，通过主控板上的以太网交换芯片，可实现和接口板以及网板之间的互相通信。在现有技术中，每个接口板和网板都有单独的中央处理器(CPU，Central Processing Unit)，且CPU还与bootrom芯片及flash芯片连接，其中，bootrom芯片用于CPU的启动，flash芯片用于相关配置数据的保存，接口板在启动时，会初始化以太网通讯控制器，通过背板发送报文到主控板，完成本接口板在主控板的注册，从而实现和主控板的通信及相关配置数据的下载。

发明人在研究中发现，路由器中的接口板的数目越来越多，每个接口板上都需要设置CPU，需要大量的硬件资源及功耗。

发明内容

本发明实施例提供了多核路由器，通过在路由器上使用多核CPU对路由器内部的网板及接口板进行管理，且采用PCIE总线进行数据的传输，能够有效减少路由器所需的硬件资源，降低了路由器的功耗。

本发明实施例中的多核路由器包括：多核路由器内部总线是基于PCIE的总线，所述PCIE总线将多核路由器内部的主控板与背板连接；多核路由器内部还包含网板与至少一个接口板，网板及接口板分别采用PCIE连接方式与背板连接，实现数据的传输；主控板上包含多核中央处理器CPU，多核CPU分别控制所述网板及接口板。

从以上技术方案可以看出，本发明实施例具有以下优点：

在主控板上使用多核CPU，且主控板采用PCIE总线与背板连接，使得主控板上的多核CPU能够分别控制网板与接口板，不需要在网板及接口板上设置CPU，及以太网通讯控制器，节约了硬件资源，降低了路由器的功耗。

附图说明

图1为本发明实施例多核路由器的一个示意图；

图2为本发明实施例多核CPU配置访问部署的示意图。

具体实施方式

本发明实施例提供了多核路由器，该多核路由器上的主控板采用PCIE(Peripheral Component Interconnect Express)总线与背板连接，且主控板上的多核CPU分别控制网板和接口板，使得网板及接口板上不需要设置CPU，boootroom芯片及flash芯片，及以太网通讯控制器，减少了路由器所需的硬件资源，降低了路由器的功耗。

请参阅图1，为本发明实施例中多核路由器的实施例，包括：

该多核路由器内部总线是基于PCIE的总线，PCIE总线将多核路由器内部的主控板101与背板102连接，其中，PCIE是总线和接口标准。

在本发明实施例中，主控板101上集成PCIE芯片106，该PCIE芯片106包含PCIE接口，主控板101通过PCIE接口与背板102连接。

在多核路由器的内部还包含网板103及至少一个接口板104，且网板103与接口板104分别采用PCIE连接方式与背板102连接，以实现数据的传输。

在本发明实施例中，网板103及接口板104可采用PCIE总线分别与背板102连接，或者网板103及接口板104分别采用插拔式连接方式与背板102上的PCIE插槽连接，即将网板103及接口板104插入背板102的PCIE接口槽位中实现连接，使用PCIE的方式连接时，不需要在网板103及接口板104设置以太网通信控制器，节约硬件资源。

在主控板101上包含多核CPU105，该多核CPU105分别控制网板103及接口板104，通过主控板101上的多核CPU能够直接访问接口板104及网板103上的硬件资源，由于在路由器内部使用多核CPU105对网板103及接口板104进行管理和控制，使得网板103及接口板104上不需要设置CPU，及用于CPU启动的bootroom芯片，及用于CPU相关配置数据保存的flash芯片，有效的节约硬件资源。

在本发明实施例中，背板102与主控板101、网板103、接口板104分别连接，且背板可将接口板104或网板103传输的数据传输给该接口板104或网板103在多核CPU105上对应的运算内核进行处理。

在本发明实施例中，多核CPU105的内存的划分是根据主控板101，网板103及接口板104的需要进行物理地址区间的划分，以实现内存的物理隔离，请参看图2，为本发明实施例中多核CPU配置访问部署图。